Filmes nanoestruturados nanoestruturados de α-quartzo sobre silício: do material aos novos dispositivos

Resumo

Este trabalho apresenta um protocolo detalhado para a microfabização de cantilever nanoestruturado de α-quartzo em um substrato de tecnologia Silicon-On-Insulator (SOI) a partir do crescimento epitaxial do filme de quartzo com o método de revestimento de mergulho e, em seguida, nanoestruturação do filme fino através de litografia nanoimimprint.

Resumo

Neste trabalho, mostramos uma rota detalhada de engenharia da primeira microcantilever baseada em quartzo nanoestruturado piezoelétrico. Explicaremos todas as etapas do processo, desde o material até a fabricação do dispositivo. O crescimento epitaxial de α-quartzo no substrato SOI (100) começa com a preparação de um sol-gel de sílica dopado de estrôncio e continua com a deposição deste gel no substrato SOI em uma forma de filme fina usando a técnica de revestimento de mergulho em condições atmosféricas à temperatura ambiente. Antes da cristalização do filme em gel, a nanoestruturação é realizada na superfície do filme por litografia de nanoimprint (NIL). O crescimento do filme epitaxial é alcançado a 1000 °C, induzindo uma cristalização perfeita do filme de gel padronizado. A fabricação de dispositivos cantilever de cristal de quartzo é um processo de quatro etapas baseado em técnicas de microfabização. O processo começa com a modelagem da superfície do quartzo, e então a deposição metálica para eletrodos segue-a. Após a remoção do silicone, a cantilever é liberada do substrato SOI eliminando SiO₂ entre silício e quartzo. O desempenho do dispositivo é analisado por vibrometer laser não contato (LDV) e microscopia de força atômica (AFM). Entre as diferentes dimensões de cantilever incluídas no chip fabricado, o cantilever nanoestruturado analisado neste trabalho exibiu uma dimensão de 40 μm de comprimento e 100 μm de comprimento e foi fabricado com uma camada de quartzo padrão de 600 nm de espessura (diâmetro nanopillar e distância de separação de 400 nm e 1 μm, respectivamente) cultivada em uma camada de dispositivo Si de 2 μm de espessura. A frequência de ressonância medida foi de 267 kHz e o fator de qualidade estimado, Q, de toda a estrutura mecânica foi Q ~ 398 em condições de baixo vácuo. Observou-se o deslocamento linear dependente da tensão de cantilever com ambas as técnicas (ou seja, medição de contato AFM e LDV). Portanto, provar que esses dispositivos podem ser ativados através do efeito piezoelétrico indireto.

Introdução

Os nanomateriais de óxido com propriedades piezoelétricas são fundamentais para projetar dispositivos como sensores MEMS ou micro coletores de energia ou armazenamento^1,2,3. À medida que os avanços da tecnologia CMOS aumentam, a integração monolítica de filmes piezoelétricos e nanoestruturas epitaxais de alta qualidade e nanoestruturas em silício torna-se objeto de interesse para expandir novos novos dispositivos⁴. Além disso, é necessário maior controle da miniaturização desses dispositivos para alcançar altos desempenhos^5,6. Novas aplicações de sensores em eletrônica, biologia e medicina são habilitadas pelos avanços nas tecnologias de micro e nanofabização^7,8.

Em particular, α-quartzo é amplamente utilizado como material piezoelétrico e mostra características marcantes, que permitem aos usuários fazer fabricação para diferentes aplicações. Embora tenha baixo fator de acoplamento eletromecânico, o que limita sua área de aplicação para a colheita de energia, sua estabilidade química e fator de alta qualidade mecânica fazem dele um bom candidato para dispositivos de controle de frequência e tecnologias de sensores⁹. No entanto, esses dispositivos foram micromaquinados a partir de cristais de quartzo único a granel que têm as características desejadas para a fabricação do dispositivo¹⁰. A espessura do cristal de quartzo deve ser configurada de tal forma que a maior frequência de ressonância possa ser obtida a partir do dispositivo, atualmente, a menor espessura alcançável é de 10 μm¹¹. Até agora, foram relatadas algumas técnicas para micropatterar os cristais a granel, como a gaiola faraday, a gravação em ângulo^11,a litografia de interferência a laser¹²e o feixe de íons focal (FIB)^13.

Recentemente, a integração direta e inferior do crescimento epitaxial de (100) filme de α quartzo em substrato de silício (100) foi desenvolvida por deposição de solução química (CSD)^14,15. Essa abordagem abriu uma porta para superar os desafios acima mencionados e também para desenvolver dispositivos baseados em piezoelétricos para futuras aplicações de sensores. A alfaiataria da estrutura do filme de α quartzo no substrato de silício foi alcançada e permitiu controlar a textura, a densidade e a espessura do filme¹⁶. A espessura do filme de α quartzo foi estendida de algumas centenas de nanômetros para a faixa de míccro, que são 10 a 50 vezes mais finas do que as obtidas por tecnologias de cima para baixo em cristal a granel. A otimização das condições de deposição de revestimento de mergulho, a umidade e a temperatura foram habilitadas a alcançar tanto o filme de quartzo cristalino nanoestruturado contínuo quanto um padrão nanoimimp impresso perfeito por uma combinação de um conjunto de técnicas de litografia de cima para baixo¹⁷. Especificamente, a litografia de nanoimprint macia (NIL) é um processo baseado em equipamentos de fabricação de baixo custo, em larga escala e benchtop. A aplicação do NIL macio, que combina abordagens de cima para baixo e de baixo para cima, é uma chave para produzir matrizes nanopilar de quartzo epitaxial no silício com um controle preciso dos diâmetros dos pilares, altura e distâncias interpilares. Além disso, foi realizada a fabricação de nanopillar de sílica com forma controlada, diâmetro e periodicidade no vidro borossilicato para uma aplicação biológica, personalizando NIL macio da película fina de quartzo epitaxial¹⁸.

Até agora, não foi possível a integração on-chip de mems nanoestruturados piezoelétricos α quartzo. Aqui, desenhamos a rota detalhada de engenharia a partir do material para a fabricação do dispositivo. Explicamos todos os passos para a síntese material, NIL macio e a microfabricação do dispositivo para liberar uma cantilever de quartzo piezoelétrico no substrato SOI¹⁹ e discutir sua resposta como um material piezoelétrico com alguns resultados de caracterização.

Protocolo

1. Preparação da solução

1. Prepare uma solução contendo ortossilicato de tetraetila pré-higidificada (TEOS) 18 h antes da produção dos filmes de gel em um capô de fumaça no qual um equilíbrio de laboratório e um agitador magnético são colocados.
   1. Adicione 0,7 g de éter hexadecilo de polietileno glicol (Brij-58) e 23,26 g de etanol em garrafa de 50 mL e feche a tampa da garrafa e mexa até que o Brij esteja completamente dissolvido.
   2. Adicione 1,5 g de HCl 35% no frasco na etapa 1.1.1, feche-o e mexa por 20 s.
   3. Adicione 4,22 g de TEOS ao frasco na etapa 1.1.2, feche-o e deixe-o mexer por 18 h.
2. Preparação de 1 M solução aquosa de Sr²⁺ pouco antes da produção dos filmes de gel porque uma solução amadurecida é suscetível a re-precipitar na forma de sal Sr.
   1. Pesar 2,67 g de SrCl₂·6H₂O em um frasco volumoso de 10 mL.
   2. Adicione 10 mL de água ultrauso (por exemplo, Milli-Q) até 10 mL no frasco na etapa 1.2.1 e feche o frasco com uma tampa de plástico e agite suavemente o frasco para dissolver o cloreto de estrôncio.
3. Adicione 275 μL da solução aquosa de 1 M de Sr²⁺ na garrafa de 10 mL contendo a solução que foi preparada na etapa 1.1 e mexa a solução por 10 minutos.

2. Preparação de modelos de polidimometiletilaxano (PDMS)

1. Preparação da solução PDMS após a etapa 1.3.
   1. Misture 1 parte do agente de cura com 10 partes do elastômero em um béquer na balança. Mexa a mistura com uma vara de vidro até obter uma distribuição homogênea de bolhas e remova-a em uma câmara de vácuo.
2. Replique o mestre de silício usando a solução PDMS. Observe que para este trabalho, utilizamos um mestre padrão de silício composto por pilares com diâmetros, altura e distância de separação de 1 μm.
   1. Coloque o mestre de silício com o rosto estruturado em uma caixa de plástico e encha a caixa com a solução PDMS.
   2. Introduza a caixa de plástico no forno a 70 °C por 2h para obter um modelo PDMS sólido.
   3. Separe o modelo PDMS e o mestre de silício. Corte o modelo PDMS para o tamanho desejado usando uma lâmina e mantenha-o em uma caixa limpa.

3. Deposição de filme de gel em SOI (100) substratos por dip-coating

1. Preparação dos substratos
   1. Prepare substratos tamanho 2 cm x 6 cm cortando um wafer SOI tipo P de 2 polegadas com a espessura de 2/0,5/0,67 μm (Si/SiO₂/Si) em direção paralela ou perpendicular ao wafer plano usando uma ponta de diamante. Observe que a condutividade da camada do dispositivo de silício deve ser entre 1 e 10 Ω/cm.
   2. Introduza os substratos em uma solução de piranha por 20 min, a fim de eliminar possíveis resíduos de polímeros.
   3. Limpe com água DI, depois com etanol, e deixe-os secar ou use o fluxo de nitrogênio. Esta etapa deve ser realizada logo após a etapa 1.3.
2. Deposição de uma solução contendo ortossilicato de tetraetila pré-hidrolisada (TEOS), Brij-58 sulfactant e SrCl₂ 6H₂O.
   1. Para obter uma película de sílica homogênea, coloque a câmara do dip-coater sob as condições de umidade relativa 40% e 25 °C de temperatura.
   2. Coloque um béquer com o tamanho de cerca de 5 cm x 1 cm x 8 cm abaixo do substrato SOI pendurado no braço dip-coater e estabeleça uma sequência de revestimento de mergulho com a velocidade de 300 mm/min na imersão e retirada. Ajuste o tempo de imersão (tempo na posição final) para zero.
   3. Encha o béquer com a solução preparada na etapa 1.3 e espere até que a temperatura da umidade relativa se torne estável, ou seja, 40% e 25 °C, respectivamente.
   4. Realize um único revestimento de mergulho e espere até que o filme se torne homogêneo.
   5. Introduza o substrato SOI em um forno a 450 °C por 5 min para a consilidação do filme em gel para obter uma espessura de 200 nm.
   6. Repita os passos 3.2.3 e 3.2.4 duas vezes mais para produzir um filme com cerca de 600 nm de espessura. Para garantir a estabilidade da solução, um processo repetitivo deve ser realizado em 1h.

4. Micro/nanoestruturação de superfície por litografia de impressão macia

1. Prepare as micro/nano estruturas na superfície do filme sob as condições de umidade relativa 40% e 25 °C de temperatura.
   1. Repita o passo 3.2.3 para depositar um novo filme no substrato SOI.
   2. Coloque o substrato SOI após a etapa 3.2.1 em uma superfície plana e coloque o molde PDMS preparado na etapa 2.2 no substrato SOI enquanto o sol-gel está evaporando.
   3. Coloque o substrato SOI com o molde PDMS em um forno a 70 °C por 1 min, e depois a 140 °C por 2 min em um segundo forno. Então, deixe esfriar.
   4. Remova o molde PDMS para obter uma filme de gel micro/nanoestruturado no substrato SOI.
   5. Introduza o substrato SOI em um forno a 450 °C por 5 min para consolidar um filme de gel micro/nanoestruturado com 600 nm de altura.

5. Cristalização do filme gel por tratamento térmico

1. Tratamento térmico dos filmes em gel em SOI (100).
   1. Programe o aquecimento do forno tubular da temperatura ambiente a 1000 °C.
   2. Introduza a amostra colocada em um barco de cerâmica no forno a 1000 °C durante 5 horas. Não cubra o tubo tubular durante todo o tratamento térmico, a fim de saturar o forno com ar. Finalmente, atinja a temperatura ambiente resfriando o forno sem qualquer rampa programada.

6. Projetando o layout da máscara de litografia

A máscara usada neste processo foi projetada especificamente para uma fabricação de dispositivos no substrato SOI com quartzo nanoestruturado epitaxial. Todos os processos de fabricação são realizados no lado do quartzo. A máscara foi projetada de uma forma que a resistência ao tom negativo precisa ser usada em cada passo. A máscara é organizada em quatro passos diferentes, como explicado abaixo.

1. Padre o quartzo para determinar a forma do cantilever e também área de contato de forma quadrada de 30 μm x 30 μm. Por exemplo, 40 μm x 100 μm tamanho retangular forma cantilever área de 120 μm x 160 μm área é protegida com resistência negativa e o resto é gravado até camada de silício.
2. Perceba os eletrodos de cima e de baixo. O eletrodo superior é padronizado na área de cantilever em forma retangular e o eletrodo inferior é padronizado na camada de silício de 2 μm de espessura na área gravada de 30 μm x 30 μm. A largura do contato superior é 4 μm menor do que a área cantilever padronizada e o tamanho do contato inferior é maior do que a área de forma quadrada de 30 μm x 30 μm na etapa 1.
3. Etch todas as camadas de silício de 2 μm de espessura em 120 μm x 160 μm área em forma de U ao redor do cantilever em forma de retângulo. A área gravada é novamente em forma de U, mas 4 μm menor de cada lado para proteger a área cantilever do ataque HF na última etapa.
4. Solte o cantilever com gravação BOE de SiO₂. A área de cantilever protegida é 2 μm maior do que a área cantilever real. A parte mais importante é proteger a superfície e os espaços em branco do cantilever.

7. Limpeza das amostras de quartzo para o processo de microfabização cantilever com solução de piranha

1. Prepare uma solução de piranha adicionando lentamente 10 mL de peróxido de hidrogênio (H₂O₂) em 20 mL de ácido sulfúrico (H₂SO₄) à temperatura ambiente. Esta mistura cria uma reação térmica.
   1. Coloque as amostras dentro desta solução por 10 minutos para limpar todos os resíduos orgânicos.
   2. Enxágüe as amostras com água DI e seque-as com nitrogênio.

8. Passo 1: Modelagem cantilever forma no filme fino quartzo

1. O primeiro processo de litografia
   1. Enxágüe as amostras com acetona, IPA e, em seguida, sopre nitrogênio seco.
   2. Coloque as amostras na placa quente a 140°C por 10 minutos de desumidificação.
   3. Gire AZ2070 fotoresist negativo a uma velocidade de 4000 rpm para 30 s.
   4. Coloque as amostras na placa quente para o macio a 115 °C por 60 s.
   5. Exponha a amostra com 37,5 mJ.cm^-2 dose UV para 5 s.
   6. Coloque a amostra na placa quente para assar pós-exposição a 115 °C por 60 s.
   7. Desenvolver no desenvolvedor MIF 726 para 100 s em temperatura ambiente, em seguida, enxaguar em água DI e soprar nitrogênio seco. A espessura esperada é de 5,5 μm.
   8. Coloque a amostra na placa quente a 125 °C por 10 minutos para pressionar a resistência.
2. Gravura de íons reativos (RIE) da camada de quartzo
   1. Etch o quartzo até a camada de silício usando RIE com uma taxa de fluxo de gás de 60 sccm CHF₃, 20 sccm 0₂, e 10 sccm Ar a 100 W RF potência.
3. Limpeza dos resíduos de resistência
   1. Limpe com plasma a uma vazão de 90 sccm 0₂ por 5 min.
   2. Se o primeiro passo de limpeza não for suficiente, deixe a amostra no removedor PG a 80 °C até que todas as resistências sejam removidas.
   3. Em seguida, coloque a amostra em uma solução de piranha (20 mL de ácido sulfúrico H₂SO₄ + 10 mL de peróxido de hidrogênio H₂O₂) por 10 min. Em seguida, enxágue em água DI e seque com nitrogênio.

9. Passo 2: Realização de eletrodo inferior e superior

1. O segundo processo de litografia
   1. Enxágüe as amostras com acetona, IPA e, em seguida, sopre nitrogênio seco.
   2. Coloque as amostras na placa quente a 140 °C por 10 minutos de desumidificação.
   3. Spin AZ2020 fotoresist negativo a uma velocidade de 4000 rpm para 30 s.
   4. Coloque a amostra na placa quente para o macio a 115 °C por 60 s.
   5. Exponha a amostra com 23,25 mJ.cm^-2 dose UV para 3 s.
   6. Coloque a amostra na placa quente para assar pós-exposição a 115 °C por 60 s.
   7. Desenvolver no desenvolvedor MIF 726 para 50 s em temperatura ambiente, em seguida, enxaguar em água DI e soprar nitrogênio seco. A espessura esperada é de 1,7 μm.
2. Deposição metálica para eletrodos de cima e de baixo.
   1. Deposite 50 nm Chromium a uma taxa de 4 A/s e 120 nm de platina a 2,5 A/s com evaporação do feixe de elétrons a 10^-6 mbar.
3. Decolagem metálica
   1. Deixe as amostras primeiro em acetona e depois em IPA até que a decolagem metálica seja bem sucedida.
   2. Verifique a amostra com um microscópio óptico e, se necessário, deixe a amostra no removedor PG a 80 °C até que todos os metais decolem. Em seguida, enxágue em água DI e sopre nitrogênio seco.
   3. Se o passo 9.3.2 não for suficiente, coloque as amostras em um limpador ultrassônico em acetona por 5 min. Repita esta operação quantas vezes for necessário.
   4. Enxágüe as amostras com acetona, IPA e depois seque com nitrogênio.

10. Passo 3: Padronizar a amostra para gravar a camada Si(100)

1. O terceiro processo de litografia
   1. Enxágüe as amostras com acetona, IPA e, em seguida, sopre nitrogênio seco.
   2. Coloque as amostras na placa quente a 140 °C por 10 minutos de desumidificação.
   3. Gire AZ2070 fotoresist negativo a uma velocidade de 2000 rpm para 30 s.
   4. Coloque a amostra na placa de aquecimento para o softbake a 115 °C para 60 s.
   5. Exponha a amostra com 37,5 mJ.cm^-2 dose UV para 5 s.
   6. Coloque a amostra na placa de aquecimento para assar pós-exposição a 115 °C por 60 s.
   7. Desenvolver em MIF 726 para 110 s em temperatura ambiente, em seguida, enxaguar em água DI e soprar seco com nitrogênio. A espessura esperada é de 5,9 μm.
   8. Coloque a amostra na placa quente a 125 °C por 10 minutos para pressionar a resistência.
2. Gravura de íons reativos da camada de silício
   1. Etch a camada de silício até a camada SiO₂ usando RIE com taxa de fluxo de gás de 60 sccm CHF₃, 20 sccm 0₂ e 10 sccm Ar a 100W RF potência.
3. Limpeza dos resíduos de resistência
   1. Primeiro limpo com plasma a uma taxa de fluxo de 90 sccm 0₂ por 5 min.
   2. Deixe a amostra no removedor PG a 80 °C até que todas as resistências sejam removidas. Em seguida, enxágue em água DI e sopre nitrogênio seco.

11. Passo 4: Liberação de cantilever por gravura química molhada de SiO₂

1. O quarto processo de litografia
   1. Enxágüe as amostras com acetona, IPA e, em seguida, sopre nitrogênio seco.
   2. Coloque as amostras na placa quente a 140 °C por 10 minutos de desumidificação.
   3. Spin AZ2020 fotoresist negativo a uma velocidade de 2000 rpm para 30 s.
   4. Coloque a amostra na placa de aquecimento para assar suavemente a 115 °C por 60 s.
   5. Exponha a amostra com 37,5 mJ.cm^-2 dose UV para 5 s.
   6. Coloque a amostra na placa de aquecimento para assar pós-exposição a 115 °C por 60 s.
   7. Desenvolver em MIF 726 para 65 s a temperatura ambiente. Enxágüe em água DI e depois sopre nitrogênio seco. A espessura esperada é de 2,3 μm.
   8. Coloque a amostra na placa quente a 125 °C por 10 minutos para pressionar a resistência.
2. Gravura molhada da camada SiO 2 com etch de_óxido tamponado (BOE)
   1. Coloque a solução BOE 7:1 em um recipiente baseado em politetrafluoroetileno (PTFE).
   2. Coloque a amostra nesta solução e deixe-a em temperatura ambiente até que todas as camadas de SiO₂ sejam gravadas sob o cantilever. Em seguida, enxágue em água DI e sopre nitrogênio seco.
3. Limpeza dos resíduos de resistência
   1. Enxágüe as amostras com acetona, IPA e, em seguida, sopre nitrogênio seco.
   2. Se necessário, limpe os resíduos de resistência com plasma a uma vazão de 90 sccm O₂ por 5 min.

Resultados

O progresso da síntese do material e da fabricação do dispositivo (ver Figura 1) foi representado esquematicamente monitorando diferentes passos com imagens reais. Após os processos de microfabricação, observamos o aspecto das imagens de cantilevers nanoestruturadas utilizandoas imagens de Microscopia eletrônica de varredura de emissão de campo (FEG-SEM). Difração de raios-X 2D Micro controlava a cristalina das diferentes camadas de em...

Discussão

O método apresentado é uma combinação de abordagens de baixo para cima e de cima para baixo para produzir micro-cantilevers de quartzo piezoelétrico nanoestruturados na tecnologia Si. Quartz/Si-MEMS oferece grandes vantagens sobre quartzo a granel em termos de tamanho, consumo de energia e custo de integração. De fato, o quartzo epitaxial/Si MEMS é produzido com processos compatíveis com CMOS. Isso poderia facilitar a fabricação futura de soluções de chip único para dispositivos multifrequência, preservand...

Materiais

Name	Company	Catalog Number	Comments
Acetone	Honeywell Riedel de Haën	UN 1090
AZnLOF 2020 negative resist	Microchemicals	USAW176488-1BLO
AZnLOF 2070 negative resist	Microchemicals	USAW211327-1FK6
AZ 726 MIF developer	Merck	DEAA195539
BOE (7:1)	Technic	AF 87.5-12.5
Brij-58	Sigma	9004-95-9
Chromium	Neyco	FCRID1T00004N-F53-062317/FC79271
Dip Coater ND-R 11/2 F	Nadetec	ND-R 11/2 F
Hydrogen peroxide solution 30%	Carlo Erka Reagents DasitGroup	UN 2014
H2SO4	Honeywell Fluka	UN 1830
Isopropyl alcohol	Honeywell Riedel de Haën	UN 1219
Mask aligner	EV Group	EVG620
PG remover	MicroChem	18111026
Platinum	Neyco	INO272308/F14508
PTFE based container	Teflon
Reactive ion etching (RIE)	Corial	ICP Corial 200 IL
SEMFEG	Hitachi	Su-70
SOI substrate	University Wafer	ID :3213
Strontium chloride hexahydrate	Sigma-Aldrich	10025-70-4
SYLGARD TM 184 Silicone Elastomer Kit	Dow	.000000840559
SYLGARD TM 184 Silicone Elastomer Curring Agent	Dow	.000000840559
Tetraethyl orthosilicate	Aldrich	78-10-4
Tubular Furnace	Carbolite	PTF 14/75/450
Vibrometer	Polytec	OFV-500D
2D XRD	Bruker	D8 Discover	Equipped with a Eiger2 R 500 K 2D detector