Escrita e Caracterização baixa temperatura de óxido de Nanoestruturas

Resumo

Oxide nanostructures provide new opportunities for science and technology. The interfacial conductivity between LaAlO₃ and SrTiO₃ can be controlled with near-atomic precision using a conductive atomic force microscopy technique. The protocol for creating and measuring conductive nanostructures at LaAlO₃/SrTiO₃ interfaces is demonstrated.

Resumo

Oxide nanoelectronics is a rapidly growing field which seeks to develop novel materials with multifunctional behavior at nanoscale dimensions. Oxide interfaces exhibit a wide range of properties that can be controlled include conduction, piezoelectric behavior, ferromagnetism, superconductivity and nonlinear optical properties. Recently, methods for controlling these properties at extreme nanoscale dimensions have been discovered and developed. Here are described explicit step-by-step procedures for creating LaAlO₃/SrTiO₃ nanostructures using a reversible conductive atomic force microscopy technique. The processing steps for creating electrical contacts to the LaAlO₃/SrTiO₃ interface are first described. Conductive nanostructures are created by applying voltages to a conductive atomic force microscope tip and locally switching the LaAlO₃/SrTiO₃ interface to a conductive state. A versatile nanolithography toolkit has been developed expressly for the purpose of controlling the atomic force microscope (AFM) tip path and voltage. Then, these nanostructures are placed in a cryostat and transport measurements are performed. The procedures described here should be useful to others wishing to conduct research in oxide nanoelectronics.

Introdução

Heteroestruturas Óxido ^1-5 exibem uma notável variedade de fenômenos físicos emergentes que são cientificamente interessante e potencialmente útil para aplicações ^4. Em particular, a interface entre LaAlO ₃ (LAO) e _SrTiO3 (STO) ⁶ podem apresentar isolante, conduzindo, supercondutores ^7, ferroeléctrico semelhante ^8, e ⁹ comportamento ferromagnético. Em 2006, Thiel et al mostraram que ¹⁰ existe uma transição brusca isolador-metal como a espessura da camada é aumentada de LAO, com uma espessura crítica de 4 células unitárias (4uc). Posteriormente, foi demonstrado que estruturas 3uc-LAO/STO exibem uma transição de histerese, que pode ser controlado localmente com uma força condutora atómica-microscópio (c-AFM), sonda ^11.

As propriedades das interfaces, tais como óxido de LaAlO ₃ / _SrTiO3 depender da presença ou ausência de realizaçãoelectrões na interface. Estes elétrons pode ser controlado usando top eletrodos de porta ^12,13, costas portões ^10, superfície adsorbatos ^14, as camadas ferroelétricos ^15,16 e c-AFM litografia ^11. Uma característica única do c-AFM litografia é que pequenas características em nanoescala pode ser criado.

Gating topo Elétrica, combinada com confinamento bidimensional, é freqüentemente usado para criar pontos quânticos em semicondutores III-V ^17. Alternativamente, nanofios semicondutores quase unidimensionais podem ser electricamente fechado por proximidade. Os métodos para a produção destas estruturas são demoradas e geralmente irreversível. Em contraste, a técnica de litografia c-AFM é reversível no sentido em que uma nanoestrutura pode ser criado para uma experiência, e em seguida "apagado" (semelhante a um quadro). Geralmente, c-AFM a escrita é realizada com tensões positivas aplicadas à ponta de AFM, enquanto, apagandoé realizada usando as tensões negativas. O tempo necessário para criar uma estrutura em particular, depende da complexidade do dispositivo, mas é geralmente inferior a 30 minutos; a maior parte desse tempo é gasto apagar a tela. A resolução espacial típica é cerca de 10 nanômetros, mas com ajuste adequado apresenta tão pequena quanto 2 nanômetros podem ser criados ^18.

Uma descrição detalhada do processo de fabricação em nanoescala segue. O detalhe aqui fornecida deve ser suficiente para permitir que experiências semelhantes para ser realizada por investigadores interessados. O método aqui descrito tem muitas vantagens sobre as abordagens tradicionais litográficas utilizados para criar nanoestruturas electrónicos em semicondutores.

O método de litografia c-AFM aqui descrito é parte de uma classe muito maior de esforços baseados em litografia de varredura-sonda, incluindo varredura anódica de oxidação ^19, dip-pen nanolithography ^20, padronização piezoelétrico21, e assim por diante. A técnica c-AFM descrito aqui, juntamente com a utilização de interfaces de óxido de novos, podem produzir algumas das estruturas electrónicas mais alta precisão com uma variedade sem precedentes de propriedades físicas.

Protocolo

1. Obter LAO / Heteroestruturas STO

1. Obter um heterostructure óxido consistindo de 3,4 células unitárias de LAO crescidos por deposição por laser pulsado em substratos STO TiO _{2-terminados.} Detalhes de crescimento amostra são descritos na referência. ^22.

2. Fotolitográfica Processamento das Amostras

Criar contatos elétricos na interface LAO / STO, com almofadas de ligação para telas de fiação para uma transportadora chip. As etapas individuais de processamento são descritos em detalhe abaixo.

1. Giro photoresist
   1. Rotação fotorresistência sobre as amostras a 600 rpm durante 5 segundos, em seguida, a 4000 rpm durante 30 segundos. A camada foto-resistente será de cerca de 2 mm de espessura. Asse as amostras a 95 ° C durante 1 min.
2. Expor fotorresistente usando uma máscara alinhador com luz 320 nm durante 100 segundos com uma dose de 5 mW / cm ^2.
3. Desenvolver o fotorresiste em desenvolvedor fotorresiste for 1 min.
4. Ion moagem
   1. Use um moinho de íons Ar ⁺ para remover 15 nm de material (LAO e STO) nas áreas não abrangidas por fotorresiste. Colocar as amostras a um ângulo de 22,5 ° para a direcção perpendicular ao feixe de iões de Ar + de entrada. Se a velocidade de gravação de Ar + não está calibrado, executar uma tiragem de calibração para garantir que a quantidade correcta do material é removido. Determinar a profundidade da gravura utilizando AFM ou profilmetry equivalente.
5. DC pulverização de Ti e Au
   1. Depósito 4 nm Ti, em seguida, de 25 nm Au para as amostras, de modo que o Au faz contacto eléctrico com a camada exposta STO. A pressão de pulverização é na gama de 2-6 x 10 ^-7 Torr, e a pulverização realiza-se com a amostra à temperatura ambiente. Pré-sputter Ti durante 10 min com o obturador fechado, a 100 W, e obturador aberto e por pulverização catódica durante 20 segundos a 100 W. Após a conclusão, imediatamente pré-pulverização catódica Au durante 1 min a 50 W, em seguida, por pulverização catódica Au durante 30 segundos para as amostras em 50 W. Calibrar o tempo para produzir as Ti e Au espessuras desejadas.
6. Descolagem
   1. Use Acetona / IPA lavagem de ultra-sons para remover fotorresistente a partir da superfície das amostras.
7. Segunda camada
   1. Um segundo processo litográfico, excluindo a etapa 4 (ie., Excluindo moagem ion), é usado para criar conexões de fios de ouro para almofadas de ligação individuais. Os dois padrões tem de ser bem alinhados para assegurar que eles não produzirem curto-circuitos eléctricos.
8. Limpeza Plasma.
   1. Um IPC tambor Etcher é usada para remover o resíduo fotorresistente no padrão trincheira. O instrumento utilizado na 100 W e 1 Torr árgon durante 1 min

3. Fio de Bond uma amostra para se preparar para Redação

1. Montar a amostra LAO / STO em um suporte de micropastilha (Figura 2A) com 28 pinos disponíveis.
2. Estrutura vínculo fio

NOTA: Use um fio Bonder para fazer c elétricaonnections entre almofadas de ligação sobre a amostra e o suporte de micropastilha. Anexar 1 mil (25 micrômetros) fios de ouro entre os contatos elétricos ea transportadora chip. Escrever nanoestruturas

4. Escrever Nanoestruturas

1. Criar um esboço informal da nanoestrutura condutora (Figura 3A).
2. Abra as Scalable Vector Graphics (SVG) editor (Figura 3B).
   1. Use um modelo ou definir o tamanho da janela para coincidir com a imagem AFM.
   2. Carregar a imagem AFM da amostra para o editor SVG.
   3. Criar elementos de nanoestrutura sobrepostos à imagem AFM diante.
3. Carregue o arquivo SVG para o programa nanolithography.
4. Executar o software litografia para criar uma nanoestrutura condutora.
   1. _Dica Use V = +10 V para criar nanoestruturas, e _ponta V = -10 V para apagar nanoestruturas.
   2. Mova a ponta c-AFM, a uma velocidade que varia de 200 nm / s a ​​2 mm / seg.

5. Dispositivo fresco e fazer medições

1. Desligar todas as luzes brancas e usar filtros vermelho / fontes de luz.
2. Extrai-se a amostra a partir do sistema de AFM.
3. Coloque a amostra no refrigerador de diluição (A).
4. Resistência contra a temperatura (B) medir quanto a amostra é arrefecida.
5. Medir as propriedades de transporte a baixas temperaturas (de C).

Resultados

Os resultados aqui mostrados são representativos do comportamento de transporte que pode ser exibida por esta classe de nanoestruturas, e tem sido descrita em detalhe noutro local ^23-26. Neste exemplo, uma cavidade nanofio foi calculado (Figura 4) a partir de uma heterostrutura LAO célula 3,3 unidade / STO. Caminhos condutores (mostrado em verde) são tipicamente de 10 nm de largura, conforme determinado pelo nanofio "corte" experiências ^11. A velocidade de ponta e de tensão para cada segmento é configurável independentemente a partir do painel dianteiro da litografia (Figura 4B), como é a velocidade de ponta de escrita. "Eléctrodos virtuais" que interagem com os contactos interfaciais assegurar que há uma ligação eléctrica altamente condutora para as nanoestruturas.

Após a nanoestrutura é escrita, ela é transferida para o refrigerador de diluição. A exposição à luz a ou abaixo de 550 nm vai produzir fotocondução indesejada, de modo que é important para transferir o dispositivo no escuro ou com o auxílio de um vermelho "câmara escura" luz (Figura 5A). As ligações eléctricas devem ser feitas à temperatura ambiente, e como a maioria das nanoestruturas semicondutoras, muito cuidado deve ser tomado quando se muda as conexões elétricas em temperaturas criogênicas. Se os dispositivos é submetido a descargas eletrostáticas, ele provavelmente irá se tornar isolante. Notavelmente, a funcionalidade do dispositivo pode ser recuperado por "bicicleta" a temperatura de 300 K e arrefecimento novamente.

Durante a recarga, é de rotina para monitorizar a resistência de dois terminais, e ainda a resistência de quatro terminais, como uma função da temperatura. Para as medições de tensão de corrente alternada (tipicamente ~ 1 mV) é aplicado a uma baixa frequência (<10 Hz) a um dos eléctrodos, enquanto que a corrente alternada é medido usando um amplificador de transimpedância. Lock-in desmodulação e filtragem é realizada usando um amplificador lock-in home-desenvolvidos. O cu acrrent é monitorizada como uma função de temperatura (Figura 5B).

Uma vez que o dispositivo é arrefecida para a temperatura de base do refrigerador de diluição (50 mK), as medições de transporte de quatro terminais são realizadas (Figura 5C). Para estas medições, a corrente é obtida através do canal principal do dispositivo, enquanto a tensão sobre o dispositivo é medido simultaneamente. Em vez de medir com um amplificador lock-in, uma corrente de tensão máxima (IV) traço é medido. Este método contém mais informações e condução diferencial pode ser calculado através de diferenciação numérica. Para que o dispositivo particular, a condução diferencial é medido como uma função do _sg lado portão tensão V. Esta porta permite que o potencial químico do dispositivo a ser mudado. O transporte através do dispositivo mostra uma forte dependência não-monotônica, indicando as regiões em que Coulomb bloqueio ocorre para valores menores, e strong supercondutividade para valores maiores de V _sg. Os detalhes sobre a interpretação física para esta classe de dispositivo será descrito em outro lugar.

.. Figura 1 as etapas de processamento de fotolitografia Passo 1: rotação photoresist. Passo 2: expor photoresist usando alinhador de máscara. Passo 3: desenvolver photoresist. Passo 4: moagem de íons. Passo 5: DC sputtering para depositar Ti e Au. Passo 6: a decolagem. Passo 7: depositar a segunda camada. Passo 8: limpeza de plasma.

Figura 2. Imagens de lithographically estampados heteroestruturas LAO / STO. (A) Imagem mostrando 5 milímetros x 5 milímetros fio amostra ligado a uma transportadora chip. (B) Óptico de imagem mostrando almofadas de ligação e uma das telas. (C) Close-up de uma única tela. Clique aqui para ver uma versão maior desta figura.

Figura 3. (A) Projeto Informal de LAO / STO nanoestrutura. (B) layout preciso de nanoestruturas usando um open-source gráficos vetoriais escaláveis ​​(SVG) do editor.

Figura 4. (A) Litografia painel frontal para c-AFM padronização. (B) Screenshot do simulador 3D que mostra a posição ea tensão do c-AFM ponta.w.jove.com/files/ftp_upload/52058/52058fig4large.jpg "target =" _blank "> Clique aqui para ver uma versão maior desta figura.

Figura 5. (A) LAO / STO nanoestrutura sendo inserido na diluição refrigerador. (B) Acompanhamento da resistência da amostra, uma vez que é arrefecido a partir de 300 K para 50 mK. (C) Avaliação da condutância diferencial de quatro terminais do dispositivo como uma função de Vsg tensão portão lateral e tensão sobre o dispositivo (V4T). Gráfico de intensidade apresentado em unidades de siemens (S), e as tensões são apresentados em unidades de volts (V).

Discussão

Successful creation of nanostructures depends on several critical steps. It is important that the LAO/STO samples are grown with a thickness that is known to be at the boundary between the insulating and conductive phase. (Details of sample growth fall outside the scope of this paper, but are crucial for overall success.) Second, it is important to have relative humidity within the range 25-45% for successful c-AFM writing. Values below 25% are unlikely to produce conductive nanostructures, while too high humidity will generally produce uncontrollably large features. Also, temperature control of the AFM is important if the c-AFM tip needs to achieve precise registry over long periods of time. Once the nanostructures are created, they must be placed in a vacuum environment if experiments lasting longer than a few hours are to be performed. For the experiments described here, the structure is created and within minutes transferred to a vacuum environment.

It is recommend before writing that a “writing test” be performed on all relevant electrodes. In such a test, two virtual electrodes are first created, and a single nanowire is written while simultaneously monitoring the conductance. A similar test of erasure can be performed by “cutting” the nanowire shortly afterwards. If the nanostructure is decaying rapidly, the issue is most likely due either to the interfacial contacts or the canvas itself. To distinguish between these two effects, a four-terminal measurement of the conductance should be performed, and the two-terminal conductance should be compared with the four-terminal conductance as a function of time. If the two-terminal conductance is decaying more rapidly than the four-terminal conductance, then the issue is related to the electrical contacts to the interface. If the four-terminal conductance is decaying at a comparable rate, then most likely the canvas is not suitable and should be replaced.

There are natural limitations of the current method for creating nanostructures. Specifically, the writing speed for the smallest devices is limited to a few hundred nanometers per second. Speeds far above that value lead to unpredictable results. Use of parallel writing techniques are possible^27,28, but are not highly developed and have their own drawbacks. The size of nanostructures that can be created is naturally limited by the scan range of the AFM being used. A high-quality AFM with closed-loop feedback in the two scan directions is highly recommended. Tracking of point-like objects on the sample surface should be performed to monitor temporal drift of the sample.

Once creation of conductive nanostructures at oxide interfaces has been mastered, there are a wide range of experimental directions that can be explored. Using this technique, a wide variety of nanostructures and devices have already been demonstrated, including nanowires¹⁸, tunnel barriers²⁹, rectifying junctions³⁰, field-effect transistors¹⁸, single-electron transistors³¹, superconducting nanowires³², nanoscale optical detectors³³, and nanoscale THz emitters and detectors³⁴.

Materiais

Name	Company	Catalog Number	Comments
Equipment
Contact Aligner	Karl-Suss	MA6
Spinner	Solitec	5110C
Ion Mill	Commonwealth Scientific	8C
Sputtering System	Leybold-Heraeus	Z-650
Barrel Etcher	Branson/IPC	3000C
Wire Bonder	Westbond	7700E
AFM	Asylum Research	MFP-3D
Dilution Refrigerator	Quantum Design	P850
Ultrasonic Wash Machine	Fisher Scientific	15-335-6
Current Amplifier	Femto	DLPCA-200
Materials
LaAlO3/SrTiO3	Prof. Chang-Beom Eom		5 mm x 1 mm with ~3.4 unit cells of LAO (See Reference 18)
Photoresist	AZ Electronic Materials	P4210
Developer	AZ Electronic Materials	400K
Acetone	Fisher Scientific	A929SK-4
Isopropyl Alcohol	Fisher Scientific	A459-1
Deionized Water	Fisher Scientific	23-290-065
Gold Wire	DuPont	5771	1 mm diameter
Chip Carrier	NTK Technologies	IRK28F1-5451D