Este trabalho foi financiado pelo Conselho Nacional de ciência, Taiwan sob contrato, não. A MAIORIA DOS 105-2112-M-003-016-MY3. Este trabalho também foi financiado em parte pelos laboratórios nacionais de dispositivo de Nano e laboratório de e-feixe de engenharia elétrica da Universidade Nacional de Taiwan.

1. processo de fabricação de transistores Quasi-heterojunction 2D
<ol><li>Prepare o comercial c-avião safira.<ol>
<li>Lave a safira polida inteiro único-lado (2 polegadas) com acetona.</li>
		<li>Lave o substrato safira com álcool isopropílico.</li>
	</ol></li>
	<li>Cresce-MoS2 em safira substrato usando CVD em um forno quente-parede.<ol>
<li>Lugar 0,6 g de pó de trióxido (MoO3) molibdênio em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 MoO.</li>
		<li>Prepare o pó de enxofre (S) em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 190 ° C durante a reação.</li>
		<li>Usar o argônio (Ar = 70 sccm, 40 Torr) gás fluxo para trazer os vapores de3 S e MoO ao substrato safira ao aquecimento da zona centro a 750 ° C.</li>
		<li>Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 750 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.</li>
	</ol></li>
	<li>Execute EBL. Nota: Uma fina Au de cerca de 5 nm foi depositado pela pulverização catódica para descarga durante todos os processos EBL no substrato safira<ol>
<li>Identificar, usando um microscópio óptico, uma área onde os flocos de monocamada MoS2 são observados, em seguida, criar o layout padrão de listra para essa área específica usando um software de desenho (AutoCAD).</li>
		<li>Rotação-casaco fotorresiste (PR), por exemplo poli (metilmetacrilato) (PMMA) ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.</li>
		<li>Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.</li>
		<li>Converter o layout padrão na etapa 1.3.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.</li>
		<li>Determine a dose ideal de feixe de elétrons com base na largura das linhas no layout. Nota: Para a largura da linha mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.</li>
		<li>Começa a expor a amostra para o feixe de elétrons.</li>
		<li>Aplica Asse pós-exposição (PEB) na amostra após a exposição a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.</li>
		<li>Use tetrametilamónio hidróxido (ouvido) 2.38% como desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.</li>
		<li>Examine se o padrão é bem desenvolvido por microscopia óptica.</li>
		<li>Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.</li>
	</ol></li>
	<li>Definir as estruturas de listra usando gravura de plasma de oxigênio (O2) de W 50 (1st gravura) por 30 s a 2 min e remover PR com 50 mL de acetona.</li>
	<li>Cresce Disseleneto de tungstênio (WSe2) usando CVD no local de destino, o que resultará em um crescimento preferencial de WSe2 camada entre as listras de2 MoS já existentes sobre o substrato de safira.<ol>
<li>Lugar 0,6 g de pó de tungstênio trióxido (WO3) em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 WO.</li>
		<li>Prepare o pó de selênio (Se) em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 260 ° C durante a reação.</li>
		<li>Uso de Ar/H2 (Ar = 90 sccm, H2 = 6 sccm, 20 Torr) gás fluxo para trazer os vapores de3 Se e WO ao substrato safira ao aquecimento da zona centro-925 ° C.</li>
		<li>Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 925 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.</li>
	</ol></li>
	<li>Fabrica a almofada do metal matrizes e marcas de alinhamento.<ol>
<li>Sobreposição de padrões de metal almofada matrizes e alinhamento as marcas usando fotolitos padronização técnica.</li>
		<li>Depósito 20 nm/60 nm Ti/Au usando o evaporador do canhão de elétrons. Nota: O ouro é usado para evitar a oxidação das almofadas do metais.</li>
		<li>Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo através de microscopia óptica até as almofadas metais tornam-se aparentes.</li>
	</ol></li>
	<li>Realizar outro processo EBL para sobrepor um padrão de forma de fita no topo do heterojunction de2 MoS2- WSe.<ol>
<li>Medir o deslocamento coordenado entre os locais de destino na MoS2- WSe2 heterojunction e as marcas de alinhamento utilizando microscopia óptica e criar o layout da faixa de opções-forma baseado nestas medições utilizando um software (AutoCAD).</li>
		<li>Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.</li>
		<li>Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.</li>
		<li>Converter o layout padrão na etapa 1.7.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.</li>
		<li>Determine a dose ideal de feixe de elétrons com base na largura das linhas no layout. Nota: Para a largura da linha mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.</li>
		<li>Configure a máquina EBL tal que a posição das marcas de alinhamento no substrato safira coincide com sua correspondência no layout.</li>
		<li>Começa a expor a amostra para o feixe de elétrons.</li>
		<li>Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.</li>
		<li>Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.</li>
		<li>Examine se o padrão é bem desenvolvido por microscopia óptica.</li>
		<li>Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.</li>
	</ol></li>
	<li>Gravura de plasma O2 (2nd gravura) pode usar para definir um heterojunction lateral em forma de fita e remover PR pela acetona.</li>
	<li>Execute o processo de EBL para sobrepor o padrão dos eléctrodos de metal de Ti/Au.<ol>
<li>Medir o deslocamento coordenado entre os locais de destino na MoS2- WSe2 heterojunction e as marcas de alinhamento utilizando microscopia óptica e criar o layout de eletrodo de metal com base nestas medições utilizando um software (AutoCAD).</li>
		<li>Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.</li>
		<li>Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.</li>
		<li>Converter o layout padrão na etapa 1.9.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.</li>
		<li>Determine a dose ideal de feixe de elétrons com base na largura das linhas de metal no layout. Nota: Para a largura da linha metal mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.</li>
		<li>Configure a máquina EBL tal que as posições das marcas de alinhamento no substrato safira coincide com sua correspondência no layout.</li>
		<li>Começa a expor a amostra para o feixe de elétrons.</li>
		<li>Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.</li>
		<li>Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.</li>
		<li>Examine se o padrão é bem desenvolvido por microscopia óptica.</li>
		<li>Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.</li>
	</ol></li>
	<li>Executar o lançamento e deposição de Metal de Ti/Au<ol>
<li>Depósito de metal de Ti/Au usando o injetor de elétron evaporador com a espessura de menos de 100 nm, caso contrário, será difícil remover o PR e o metal não desejado pela decolagem.</li>
		<li>Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo através de microscopia óptica, até que haja apenas linhas metais e almofadas deixadas.</li>
	</ol></li>
	<li>Executar o processo EBL etapa 1.9 mas sobrepor padrão do eletrodo metal o Pd/Au em vez de Ti/Au.</li>
	<li>Executar o processo de deposição e decolagem metal etapa 1.10 mas depositar Pd/Au em vez de Ti/Au.</li>
</ol>2. processo de fabricação de transistores de costas-condomínio fechado 2D
<ol><li>Prepare-se dependentes de volta Si/SiO2 substratos com marcas de alinhamento.<ol>
<li>Prepare o caseiro ou comercial SiO2/Si substrato.</li>
		<li>Usar fotolitos ou técnicas de padronização de EBL para definir a marca de alinhamento.</li>
		<li>Íon reativo gravura (RIE) no substrato /Si SiO2até a profundidade total da área alvo atingir 1000 nm e remove o PR por plasma de O2 para revelar as marcas de alinhamento formado.</li>
		<li>Sobreposição de padrões de matrizes de metal almofada usando fotolitos padronização técnica.</li>
		<li>Depósito 20 nm/60 nm Ti/Au usando o evaporador do canhão de elétrons. Nota: O ouro é usado para evitar a oxidação das almofadas do metais.</li>
		<li>Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo por microscopia óptica até as almofadas metais tornam-se aparentes.</li>
	</ol>
</li>
	<li>Execute CVD de MoS2 no substrato safira em um forno quente-parede.<ol>
<li>Lugar 0,6 g de pó de3 MoO em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 MoO.</li>
		<li>Prepare o pó de S em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 190 ° C durante a reação.</li>
		<li>Usar o argônio (Ar = 70 sccm, 40 Torr) gás fluxo para trazer os vapores de3 S e MoO ao substrato safira ao aquecimento da zona centro a 750 ° C.</li>
		<li>Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 750 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.</li>
	</ol>
</li>
	<li>Transferi MoS2 da safira para trás-bloqueadas SiO2/Si substrato.<ol>
<li>Casaco de rotação PMMA com a velocidade de rotação de 3500 rpm por 30 s em cima do filme2 de MoS.</li>
		<li>Asse o MoS2/sapphire amostra a 120 ° C por 3 min para reforçar o revestimento de PMMA.</li>
		<li>Mergulhe o MoS2amostra de /Sapphire 50 mL de solução de amoníaco (14,5%) para cerca de 30 min a 2 h para separar o filme2 do MoS do substrato safira.</li>
		<li>Pegue o filme e transferi-lo para o substrato de /Si SiO2.</li>
		<li>Asse a amostra de /Si MoS2/SiO2a fim de melhorar a adesão entre o MoS2 e SiO2 camadas. Aquece a amostra a 120 ° C, durante cerca de 30 min a 1 h.</li>
		<li>Remova o PMMA, lavando-o com 30 mL de acetona por cerca de 30 min a 2 h.</li>
		<li>Lavar a amostra com álcool isopropílico e usar nitrogênio para estragar tudo seco.</li>
	</ol>
</li>
	<li>Execute EBL. Nota: Não há nenhum Au fina depositada no SiO2/Si substrato durante o processo de EBL desde Si de alguma forma é condutora.<ol>
<li>Medir o deslocamento coordenado entre os locais de destino e o alinhamento marca usando microscopia ótica e, baseado nestas medições, projetar o layout padrão dos eléctrodos de metal usando um software de design. Nota: Eletrodos de Metal ligar os pontos de destino da amostra de2 MoS em relação às pastilhas de metal no substrato /Si SiO2.</li>
		<li>Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra.</li>
		<li>Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.</li>
		<li>Converter o layout padrão na etapa 2.4.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.</li>
		<li>Determine a dose ideal de feixe de elétrons com base na largura das linhas de metal no layout. Nota: Para a largura da linha metal mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.</li>
		<li>Configure a máquina EBL tal que a posição das marcas de alinhamento em Si/SiO2 substrato corresponde a sua correspondência no layout.</li>
		<li>Começa a expor a amostra para o feixe de elétrons.</li>
		<li>Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.</li>
		<li>Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.</li>
		<li>Examine se o padrão é bem desenvolvido por microscopia óptica.</li>
		<li>Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.</li>
	</ol>
</li>
	<li>Executar o lançamento e deposição de Metal de Au<ol>
<li>Depósito de metal Au usando o injetor de elétron evaporador com a espessura de menos de 100 nm, caso contrário, será difícil remover o PR e o metal não desejado pela decolagem.</li>
		<li>Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora o processo através de microscopia óptica, até que haja apenas linhas metais e almofadas deixadas.</li>
	</ol>
</li>
</ol>

<ol>
	<li>Kim, Y. B. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Challenges+for+Nanoscale+MOSFETs+and+Emerging+Nanoelectronics.">Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics.</a> Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).</li><li>Waldrop, M. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=The+chips+are+down+for+Moore's+law.">The chips are down for Moore's law.</a> Nature. 530 (7589), 144-147 (2016).</li><li>Lan, Y. W., Chang, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Effects+of+oxygen+bonding+on+defective+semiconducting+and+metallic+single-walled+carbon+nanotube+bundles.">Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles.</a> Carbon. 50 (12), 4619-4627 (2012).</li><li>Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Interplay+of+spin-orbit+coupling+and+Zeeman+effect+probed+by+Kondo+resonance+in+a+carbon+nanotube+quantum+dot.">Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot.</a> Carbon. 50 (10), 3748-3752 (2012).</li><li>Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Identification+of+embedded+charge+defects+in+suspended+silicon+nanowires+using+a+carbon-nanotube+cantilever+gate.">Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate.</a> Applied Physics Letters. 99 (5), (2011).</li><li>De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Carbon+nanotubes:+present+and+future+commercial+applications.">Carbon nanotubes: present and future commercial applications.</a> Science (New York, N.Y.). 339 (6119), 535-539 (2013).</li><li>Eatemadi, A., Daraee, H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Carbon+nanotubes:+Properties,+synthesis,+purification,+and+medical+applications.">Carbon nanotubes: Properties, synthesis, purification, and medical applications.</a> Nanoscale Research Letters. 9 (1), 1-13 (2014).</li><li>Lan, Y. W., Chang, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Polymer-free+patterning+of+graphene+at+sub-10-nm+scale+by+low-energy+repetitive+electron+beam.">Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam.</a> Small. 10 (22), 4778-4784 (2014).</li><li>Romero, M. F., Bosca, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Impact+of+2D-Graphene+on+SiN+Passivated+AlGaN/GaN+MIS-HEMTs+Under+Mist+Exposure.">Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure.</a> IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).</li><li>Blaschke, B. M., Tort-Colet, N., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Mapping+brain+activity+with+flexible+graphene+micro-transistors.">Mapping brain activity with flexible graphene micro-transistors.</a> 2D Materials. 4 (2), 25040 (2017).</li><li>Zhu, Z., Murtaza, I., Meng, H., Huang, W. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Thin+film+transistors+based+on+two+dimensional+graphene+and+graphene/semiconductor+heterojunctions.">Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions.</a> RSC Advances. 7 (28), 17387-17397 (2017).</li><li>Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Materials+for+Flexible,+Stretchable+Electronics:+Graphene+and+2D+Materials.">Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials.</a> Annual Review of Materials Research. 45 (1), 63-84 (2015).</li><li>Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=2D+transition+metal+dichalcogenides.">2D transition metal dichalcogenides.</a> Nature Reviews Materials. 2, (2017).</li><li>Kolobov, A. V., Tominaga, J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Emerging Applications of 2D TMDCs. 239, 473-512 (2016).</li><li>Nguyen, L. N., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Resonant+tunneling+through+discrete+quantum+states+in+stacked+atomic-layered+MoS2.">Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2.</a> Nano Letters. 14 (5), 2381-2386 (2014).</li><li>Torres, C. M., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=High-Current+Gain+Two-Dimensional+MoS2-Base+Hot-Electron+Transistors.">High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors.</a> Nano Letters. 15 (12), 7905-7912 (2015).</li><li>Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Emerging+Device+Applications+for+Semiconducting+Two-Dimensional+Transition+Metal+Dichalcogenides.">Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides.</a> ACS Nano. 8 (2), 1102-1120 (2014).</li><li>Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Recent+development+of+two-dimensional+transition+metal+dichalcogenides+and+their+applications.">Recent development of two-dimensional transition metal dichalcogenides and their applications.</a> Materials Today. 20 (3), 116-130 (2017).</li><li>Xiao, H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).</li><li>Lin, C. Y., Zhu, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Atomic-Monolayer+Two-Dimensional+Lateral+Quasi-Heterojunction+Bipolar+Transistors+with+Resonant+Tunneling+Phenomenon.">Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon.</a> ACS Nano. 11 (11), 11015-11023 (2017).</li><li>Qi, J., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Piezoelectric+effect+in+chemical+vapour+deposition-grown+atomic-monolayer+triangular+molybdenum+disulfide+piezotronics.">Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics.</a> Nature Communications. 6, (2015).</li></ol>

Os autores não têm nada para divulgar.

Neste artigo, são demonstrados os procedimentos detalhados de fabricação eletrônica romance baseada em 2D materiais em escala nanométrica. Desde que os procedimentos de preparação de amostra de cada aplicativo tem diferenças com o outro, os processos sobrepostos foram tratados como o protocolo. Elétron feixe padronização combinado com determinação de material local e definição de eletrodo metal serve assim como o protocolo aqui. Entre os dois tipos de dispositivos citados, apresentaram-se todo o processo d...

Desde últimas décadas, a humanidade vem experimentando rápida downscale no tamanho dos transistores e, consequentemente, um aumento exponencial do número de transistores em circuitos integrados (ICs). Isso mantém o progresso contínuo da tecnologia de base de silicone de óxido metálico semicondutor complementar (CMOS)1. Além disso, esta tendência atual, o tamanho e o desempenho dos dispositivos fabricados são ainda na pista com a lei de Moore, que afirma que o número de transistores em chips eletrônicos, bem como seu desempenho, duplica aproximadamente cada dois anos, a2. Transistores CMOS estão presentes na maioria, se não todos, dos dispositivos eletrônicos disponíveis no mercado e tornando-se parte integrante da vida humana. Devido a isto, existem exigências contínuas para melhorias no desempenho e tamanho dos cavacos que foram empurrando os fabricantes para continuar a seguir a trilha de lei de Moore.
Infelizmente, a lei de Moore parece estar chegando ao fim devido à quantidade de calor gerado como mais circuitos de silício é espremido em uma pequena área2. Isto pede novos tipos de materiais que podem fornecer o mesmo, se não melhor, desempenho como silício e, ao mesmo tempo, pode ser implementado em uma escala relativamente menor. Recentemente, novos materiais promissores foram temas de muitas pesquisas de ciência de materiais. Tais materiais como unidimensional (1D) carbono nanotubes3,4,5,6,7, grafeno 2D8,9,10, 11 , 12e o metal de transição dichalcogenides (TMDs)13,14,15,16,17,18, são bons candidatos que podem ser usados como substituto para o CMOS à base de silicone e continuar a trilha de lei de Moore.
Fabricação de pequenos dispositivos requer cuidadosa determinação da localização do material para prosseguir com êxito para as outras técnicas de fabricação tais como litografia e definição de eletrodo de metal. Então, o método apresentado neste artigo foi projetado para atender a essa necessidade. Em comparação com a fabricação de semicondutores tradicionais técnicas19, a abordagem apresentada neste trabalho é alfaiate-equipado para o desenvolvimento de pequenos dispositivos que precisa de mais atenção em termos de encontrar a localização do material. O objetivo desse método é confiável fabricar engenhos de nanomaterial 2D, tais como transistores 2D volta-bloqueadas e Q-HBTs, utilizando processos de fabricação padrão. Isso pode servir como uma plataforma para desenvolvimentos futuros dispositivo como que abre o caminho para a produção de dispositivos futuros avançado nano-escala.
Na seção processo, os processos de fabricação de dispositivos baseados em materiais 2D, ou seja, o Q-HBT e 2D transistor volta-bloqueadas são discutidos em detalhe. Elétron feixe padronização combinado com determinação de material local e eletrodo metal definição compreende o protocolo, desde que eles são necessários em ambos os processos mencionados. Parte 1 discute o processo de fabricação passo a passo de Q-HBTs20; e parte 2 demonstra uma abordagem universal para obter o bissulfeto de molibdênio (CVD) de deposição de vapor químico (MoS2) transistores volta-condomínio fechado de transferência para decolagem21, que foi completamente mostrado no artigo. O fluxo de processo detalhado é ilustrado na (Figura 1).

<table><tbody><tr><td>E-gun Evaporator</td><td>AST</td><td>PEVA 600I</td><td></td></tr><tr><td>Au slug, 99.99%</td><td>Well-Being Enterprise Co</td><td>N/A</td><td></td></tr><tr><td>Ti slug, 99.99%</td><td>Well-Being Enterprise Co</td><td>N/A</td><td></td></tr><tr><td>E-beam Lithography System</td><td>Elionix</td><td>ELS7500-EX</td><td></td></tr><tr><td>Cold Wall CVD System</td><td>Sulfur Science</td><td>SCW600S</td><td></td></tr><tr><td>C-plane Sapphire substrate</td><td>Summit-Tech</td><td>X171999</td><td>(0001) &amp;plusmn; 0.2 &amp;deg; one side polished</td></tr><tr><td>100 nm SiO&lt;sub&gt;2&lt;/sub&gt;/Si</td><td></td><td></td><td>Fabricated in NDL</td></tr><tr><td>Ammonia Solution</td><td>BASF</td><td>Ammonia Solution 28% Selectipur</td><td></td></tr><tr><td>Molybdenum (Mo), 99.95%</td><td>Summit-Tech</td><td>N/A</td><td></td></tr><tr><td>Tungsten (W), 99.95%</td><td>Summit-Tech</td><td>N/A</td><td></td></tr><tr><td>Sulfur (S), 99.5%</td><td>Sigma-Aldrich</td><td>13803</td><td></td></tr><tr><td>Polymethyl Methacrylate (PMMA)</td><td>Microchem</td><td>8110788</td><td>Use for transfer process</td></tr><tr><td>Spin Coater</td><td>Laurell</td><td>WS 400B 6NPP LITE</td><td></td></tr><tr><td>Acetone</td><td>BASF</td><td>Acetone EL Selectipur</td><td></td></tr><tr><td>Isopropanol (IPA)</td><td>BASF</td><td>2-Propanol UPS</td><td></td></tr><tr><td>Photo Resist for EBL</td><td>TOK</td><td>TDUR-P-015</td><td></td></tr><tr><td>Plasma Cleaner</td><td>Harrick Plasma</td><td>PDC-32G</td><td>Oxygen plasma</td></tr></tbody></table>

a standard and reliable method to fabricate two-dimensional nanoelectronics

Materiais de bidimensional (2D) tem atraído grande atenção devido a suas propriedades únicas e aplicações potenciais. Como síntese de escala da bolacha de materiais 2D é ainda em fase incipiente, os cientistas não podem depender totalmente técnicas tradicionais de semicondutores para pesquisas relacionadas. Processos delicados de localizar os materiais para definição de eletrodo precisam ser bem controlado. Neste artigo, um protocolo universal de fabricação necessários para a fabricação eletrônica de nanoescala, tal como 2D quasi-heterojunction bipolar transistor (Q-HBT) e transistores 2D volta-bloqueadas são demonstrados. Este protocolo inclui a determinação da posição material, litografia de feixe de elétron (EBL), definição do metal do elétrodo, et al. Uma narrativa passo a passo dos procedimentos de fabricação para esses dispositivos também são apresentados. Além disso, os resultados mostram que cada um dos dispositivos fabricados atingiu alto desempenho com alta repetibilidade. Este trabalho revela uma descrição detalhada do fluxo de processo para a preparação de nanoelectrónica 2D, permite que os grupos de pesquisa aceder a esta informação e pavimentar o caminho para futuras eletrônica.

Para várias das pesquisas do autor correspondente, envolvendo o desenvolvimento de dispositivos materiais 2D, aplicaram-se os processos de fabricação do dispositivo. Nesta parte, os resultados de algumas dessas pesquisas são apresentados para demonstrar a efetividade do protocolo discutido acima. Uma monocamada de lateral WSe2-MoS2 Q-HBT20 é selecionado como o primeiro exemplo. Usando os processos de fabricação de dispositivo padrão de...

Watch this Scientific Journal Video about A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics at JoVE.com

A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics

O artigo tem como objetivo apresentar um procedimento de fabricação padrão e confiável para o desenvolvimento da futura baixa nanoelectrónica dimensional.

Um método padrão e confiável para fabricar nanoelectrónica bidimensional

Two-dimensional (2D) materials have attracted huge attention due to their unique properties and potential applications. Since wafer scale synthesis of 2D ...

a-standard-reliable-method-to-fabricate-two-dimensional

Research

JoVE Journal

Engineering

9.5K visualizações.  National Taiwan Normal University. O artigo tem como objetivo apresentar um procedimento de fabricação padrão e confiável para o desenvolvimento da futura baixa nanoelectrónica dimensional.

Vídeo: A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics

Fabricating Nanogaps by Nanoskiving

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two electrodes-and generating them in practical quantities-is still challenging. The preparation of nanogap electrodes using nanoskiving, which is a form of edge lithography, is a fast, simple and powerful technique. This method is an entirely mechanical process which does not include any photo- or electron-beam lithographic steps and does not require any special equipment or infrastructure such as clean rooms. Nanoskiving is used to fabricate electrically addressable nanogaps with control over all three dimensions; the smallest dimension of these structures is defined by the thickness of the sacrificial layer (Al or Ag) or self-assembled monolayers. These wires can be manually positioned by transporting them on drops of water and are directly electrically-addressable; no further lithography is required to connect them to an electrometer.

The fabrication of electrically addressable, high-aspect-ratio (> 1000:1) metal nanowires separated by gaps of single nanometers using either sacrificial layers of aluminum and silver or self-assembled monolayers as templates is described. These nanogap structures are fabricated without a clean room or any photo- or electron-beam lithographic processes by a form of edge lithography known as nanoskiving.

Confecção Nanogaps por Nanoskiving

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two ...

Química

A Method to Fabricate Disconnected Silver Nanostructures in 3D

The standard nanofabrication toolkit includes techniques primarily aimed at creating 2D patterns in dielectric media. Creating metal patterns on a submicron scale requires a combination of nanofabrication tools and several material processing steps. For example, steps to create planar metal structures using ultraviolet photolithography and electron-beam lithography can include sample exposure, sample development, metal deposition, and metal liftoff. To create 3D metal structures, the sequence is repeated multiple times. The complexity and difficulty of stacking and aligning multiple layers limits practical implementations of 3D metal structuring using standard nanofabrication tools. Femtosecond-laser direct-writing has emerged as a pre-eminent technique for 3D nanofabrication.1,2 Femtosecond lasers are frequently used to create 3D patterns in polymers and glasses.3-7 However, 3D metal direct-writing remains a challenge. Here, we describe a method to fabricate silver nanostructures embedded inside a polymer matrix using a femtosecond laser centered at 800 nm. The method enables the fabrication of patterns not feasible using other techniques, such as 3D arrays of disconnected silver voxels.8 Disconnected 3D metal patterns are useful for metamaterials where unit cells are not in contact with each other,9 such as coupled metal dot10,11or coupled metal rod12,13 resonators. Potential applications include negative index metamaterials, invisibility cloaks, and perfect lenses.
In femtosecond-laser direct-writing, the laser wavelength is chosen such that photons are not linearly absorbed in the target medium. When the laser pulse duration is compressed to the femtosecond time scale and the radiation is tightly focused inside the target, the extremely high intensity induces nonlinear absorption. Multiple photons are absorbed simultaneously to cause electronic transitions that lead to material modification within the focused region. Using this approach, one can form structures in the bulk of a material rather than on its surface.
Most work on 3D direct metal writing has focused on creating self-supported metal structures.14-16 The method described here yields sub-micrometer silver structures that do not need to be self-supported because they are embedded inside a matrix. A doped polymer matrix is prepared using a mixture of silver nitrate (AgNO3), polyvinylpyrrolidone (PVP) and water (H2O). Samples are then patterned by irradiation with an 11-MHz femtosecond laser producing 50-fs pulses. During irradiation, photoreduction of silver ions is induced through nonlinear absorption, creating an aggregate of silver nanoparticles in the focal region. Using this approach we create silver patterns embedded in a doped PVP matrix. Adding 3D translation of the sample extends the patterning to three dimensions.

Femtosecond-laser direct-writing is frequently used to create three-dimensional (3D) patterns in polymers and glasses. However, patterning metals in 3D remains a challenge. We describe a method for fabricating silver nanostructures embedded inside a polymer matrix using a femtosecond laser centered at 800 nm.

Um método para fabricar nanoestruturas de prata desconectados em 3D

The standard nanofabrication toolkit includes  techniques primarily aimed at creating 2D patterns in dielectric media. Creating  metal patterns on a ...

Engenharia

Nanofabrication of Gate-defined GaAs/AlGaAs Lateral Quantum Dots

A quantum computer is a computer composed of quantum bits (qubits) that takes advantage of quantum effects, such as superposition of states and entanglement, to solve certain problems exponentially faster than with the best known algorithms on a classical computer. Gate-defined lateral quantum dots on GaAs/AlGaAs are one of many avenues explored for the implementation of a qubit. When properly fabricated, such a device is able to trap a small number of electrons in a certain region of space. The spin states of these electrons can then be used to implement the logical 0 and 1 of the quantum bit. Given the nanometer scale of these quantum dots, cleanroom facilities offering specialized equipment- such as scanning electron microscopes and e-beam evaporators- are required for their fabrication. Great care must be taken throughout the fabrication process to maintain cleanliness of the sample surface and to avoid damaging the fragile gates of the structure. This paper presents the detailed fabrication protocol of gate-defined lateral quantum dots from the wafer to a working device. Characterization methods and representative results are also briefly discussed. Although this paper concentrates on double quantum dots, the fabrication process remains the same for single or triple dots or even arrays of quantum dots. Moreover, the protocol can be adapted to fabricate lateral quantum dots on other substrates, such as Si/SiGe.

This paper presents a detailed fabrication protocol for gate-defined semiconductor lateral quantum dots on gallium arsenide heterostructures. These nanoscale devices are used to trap few electrons for use as quantum bits in quantum information processing or for other mesoscopic experiments such as coherent conductance measurements.

Nanofabricação de GaAs / AlGaAs Quantum Dots laterais de porta definidos

A quantum computer is a computer composed of quantum bits (qubits) that takes advantage of quantum effects, such as superposition of states and ...

Ultrahigh Density Array of Vertically Aligned Small-molecular Organic Nanowires on Arbitrary Substrates

In recent years &pi;-conjugated organic semiconductors have emerged as the active material in a number of diverse applications including large-area, low-cost displays, photovoltaics, printable and flexible electronics and organic spin valves. Organics allow (a) low-cost, low-temperature processing and (b) molecular-level design of electronic, optical and spin transport characteristics. Such features are not readily available for mainstream inorganic semiconductors, which have enabled organics to carve a niche in the silicon-dominated electronics market. The first generation of organic-based devices has focused on thin film geometries, grown by physical vapor deposition or solution processing. However, it has been realized that organic nanostructures can be used to enhance performance of above-mentioned applications and significant effort has been invested in exploring methods for organic nanostructure fabrication.	
A particularly interesting class of organic nanostructures is the one in which vertically oriented organic nanowires, nanorods or nanotubes are organized in a well-regimented, high-density array. Such structures are highly versatile and are ideal morphological architectures for various applications such as chemical sensors, split-dipole nanoantennas, photovoltaic devices with radially heterostructured "core-shell" nanowires, and memory devices with a cross-point geometry. Such architecture is generally realized by a template-directed approach. In the past this method has been used to grow metal and inorganic semiconductor nanowire arrays. More recently &pi;-conjugated polymer nanowires have been grown within nanoporous templates. However, these approaches have had limited success in growing nanowires of technologically important &pi;-conjugated small molecular weight organics, such as tris-8-hydroxyquinoline aluminum (Alq3), rubrene and methanofullerenes, which are commonly used in diverse areas including organic displays, photovoltaics, thin film transistors and spintronics.	
Recently we have been able to address the above-mentioned issue by employing a novel "centrifugation-assisted" approach. This method therefore broadens the spectrum of organic materials that can be patterned in a vertically ordered nanowire array. Due to the technological importance of Alq3, rubrene and methanofullerenes, our method can be used to explore how the nanostructuring of these materials affects the performance of aforementioned organic devices. The purpose of this article is to describe the technical details of the above-mentioned protocol, demonstrate how this process can be extended to grow small-molecular organic nanowires on arbitrary substrates and finally, to discuss the critical steps, limitations, possible modifications, trouble-shooting and future applications.

We report a simple method for fabricating an ultrahigh density array of vertically ordered small-molecular organic nanowires. This method allows for synthesis of complex heterostructured hybrid nanowire geometries, which can be inexpensively grown on arbitrary substrates. These structures have potential applications in organic electronics, optoelectronics, chemical sensing, photovoltaics and spintronics.

Ultra Density Array of alinhados verticalmente Nanofios orgânicos pequeno-moleculares sobre substratos Arbitrárias

In  recent years &pi;-conjugated  organic semiconductors have emerged as the active material in a number of  diverse applications including large-area, ...

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.

The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.

Silicon Metal-Óxido-semiconductor Quantum Dots para bombear-elétron único

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

Atomically Traceable Nanostructure Fabrication

Reducing the scale of etched nanostructures below the 10 nm range eventually will require an atomic scale understanding of the entire fabrication process being used in order to maintain exquisite control over both feature size and feature density. Here, we demonstrate a method for tracking atomically resolved and controlled structures from initial template definition through final nanostructure metrology, opening up a pathway for top-down atomic control over nanofabrication. Hydrogen depassivation lithography is the first step of the nanoscale fabrication process followed by selective atomic layer deposition of up to 2.8 nm of titania to make a nanoscale etch mask. Contrast with the background is shown, indicating different mechanisms for growth on the desired patterns and on the H passivated background. The patterns are then transferred into the bulk using reactive ion etching to form 20 nm tall nanostructures with linewidths down to ~6 nm. To illustrate the limitations of this process, arrays of holes and lines are fabricated. The various nanofabrication process steps are performed at disparate locations, so process integration is discussed. Related issues are discussed including using fiducial marks for finding nanostructures on a macroscopic sample and protecting the chemically reactive patterned Si(100)-H surface against degradation due to atmospheric exposure.

We report a protocol for combining the atomic metrology of the Scanning Tunneling Microscope for surface patterning with selective Atomic Layer Deposition and Reactive Ion Etching. Using a robust process involving numerous atmospheric exposures and transport, 3D nanostructures with atomic metrology are fabricated.

Atomicamente rastreável Fabrication Nanostructure

Reducing the scale of etched nanostructures below the 10 nm range eventually will require an atomic scale understanding of the entire fabrication process ...

Fabrication of Low Temperature Carbon Nanotube Vertical Interconnects Compatible with Semiconductor Technology

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive thin-films. Due to the low growth temperature, the process allows integration with modern low-&#954; dielectrics and some flexible substrates. The process is compatible with standard semiconductor fabrication, and a method for the fabrication of electrical 4-point probe test structures for vertical interconnect test structures is presented. Using scanning electron microscopy the morphology of the CNT bundles is investigated, which demonstrates vertical alignment of the CNT and can be used to tune the CNT growth time. With Raman spectroscopy the crystallinity of the CNT is investigated. It was found that the CNT have many defects, due to the low growth temperature. The electrical current-voltage measurements of the test vertical interconnects displays a linear response, indicating good ohmic contact was achieved between the CNT bundle and the top and bottom metal electrodes. The obtained resistivities of the CNT bundle are among the average values in the literature, while a record-low CNT growth temperature was used.

A method for the growth of low temperature vertically-aligned carbon nanotubes, and the subsequent fabrication of vertical interconnect electrical test structures using semiconductor fabrication is presented.

Fabricação de Baixa Temperatura de Nanotubos de Carbono Vertical Interconexões Compatível com Semiconductor Tecnologia

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive ...

Fabrication of Carbon Nanotube High-Frequency Nanoelectronic Biosensor for Sensing in High Ionic Strength Solutions

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them good candidates for high sensitivity biosensors. When a charged molecule binds to such a sensor surface, it alters the carrier density5 in the sensor, resulting in changes in its DC conductance. However, in an ionic solution a charged surface also attracts counter-ions from the solution, forming an electrical double layer (EDL). This EDL effectively screens off the charge, and in physiologically relevant conditions ~100 millimolar (mM), the characteristic charge screening length (Debye length) is less than a nanometer (nm). Thus, in high ionic strength solutions, charge based (DC) detection is fundamentally impeded6-8.
We overcome charge screening effects by detecting molecular dipoles rather than charges at high frequency, by operating carbon nanotube field effect transistors as high frequency mixers9-11. At high frequencies, the AC drive force can no longer overcome the solution drag and the ions in solution do not have sufficient time to form the EDL. Further, frequency mixing technique allows us to operate at frequencies high enough to overcome ionic screening, and yet detect the sensing signals at lower frequencies11-12. Also, the high transconductance of SWNT transistors provides an internal gain for the sensing signal, which obviates the need for external signal amplifier.
Here, we describe the protocol to (a) fabricate SWNT transistors, (b) functionalize biomolecules to the nanotube13, (c) design and stamp a poly-dimethylsiloxane (PDMS) micro-fluidic chamber14 onto the device, and (d) carry out high frequency sensing in different ionic strength solutions11.

We describe the device fabrication and measurement protocol for carbon nanotube based high frequency biosensors. The high frequency sensing technique mitigates the fundamental ionic (Debye) screening effect and allows nanotube biosensor to be operated in high ionic strength solutions where conventional electronic biosensors fail. Our technology provides a unique platform for point-of-care (POC) electronic biosensors operating in physiologically relevant conditions.

Fabricação de Nanotubos de Carbono de Alta Frequência Nanoelectronic Biosensor de Sensoriamento em High Solutions força iônica

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them ...

Bioengenharia

Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices

Flow-assisted dielectrophoresis (DEP) is an efficient self-assembly method for the controllable and reproducible positioning, alignment, and selection of nanowires. DEP is used for nanowire analysis, characterization, and for solution-based fabrication of semiconducting devices. The method works by applying an alternating electric field between metallic electrodes. The nanowire formulation is then dropped onto the electrodes which are on an inclined surface to create a flow of the formulation using gravity. The nanowires then align along the gradient of the electric field and in the direction of the liquid flow. The frequency of the field can be adjusted to select nanowires with superior conductivity and lower trap density. 
In this work, flow-assisted DEP is used to create nanowire field effect transistors. Flow-assisted DEP has several advantages: it allows selection of nanowire electrical properties; control of nanowire length; placement of nanowires in specific areas; control of orientation of nanowires; and control of nanowire density in the device. 
The technique can be expanded to many other applications such as gas sensors and microwave switches. The technique is efficient, quick, reproducible, and it uses a minimal amount of dilute solution making it ideal for the testing of novel nanomaterials. Wafer scale assembly of nanowire devices can also be achieved using this technique, allowing large numbers of samples for testing and large-area electronic applications.

In this paper, flow assisted dielectrophoresis is demonstrated for the self-assembly of nanowire devices. The fabrication of a silicon nanowire field effect transistor is shown as an example.

Dieletroforese assistida por fluxo: Um método de baixo custo para a fabricação de dispositivos de solução-processable nanofio de alto desempenho

Flow-assisted dielectrophoresis (DEP) is an efficient self-assembly method for the controllable and reproducible positioning, alignment, and selection of ...

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape method or individual WS2 nanotubes by dispersing the suspension of WS2 nanotubes. The selected samples have been fabricated into devices by the use of the electron beam lithography and electrolyte is put on the devices. We have characterized the electronic properties of the devices under applying the gate voltage. In the small gate voltage region, ions in the electrolyte are accumulated on the surface of the samples which leads to the large electric potential drop and resultant electrostatic carrier doping at the interface. Ambipolar transfer curve has been observed in this electrostatic doping region. When the gate voltage is further increased, we met another drastic increase of source-drain current which implies that ions are intercalated into layers of WS2 and electrochemical carrier doping is realized. In such electrochemical doping region, superconductivity has been observed. The focused technique provides a powerful strategy for achieving the electric-filed-induced quantum phase transition.

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

Here, we present a protocol to control the carrier number in solids by using the electrolyte.

Campo elétrico controle de Estados eletrônicos em WS2 nanodispositivos por retenção de eletrólitos

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape ...