이 작품은 아니요 국가 과학 위원회, 계약에 따라 대만 의해 지원 되었다 대부분 105-2112-M-003-016-MY3입니다. 이 작품 또한 일부 국가 나노 장치 실험실 및 전기 공학의 국립 대만 대학에서 전자 빔 실험실에 의해 지원 되었다.

1. 2D 준 heterojunction 트랜지스터 제조 공정
<ol><li>상업적인 c-면 사파이어를 준비 합니다.<ol>
<li>모든 단일 측면 세련 된 사파이어 (2 인치) 아세톤으로 세척.</li>
		<li>사파이어 기판을 이소프로필 알코올로 헹 구 십시오.</li>
	</ol></li>
	<li>MoS2 핫 벽 용광로에서 증 착을 사용 하 여 사파이어 기판에 성장.<ol>
<li>장소는 석 영 보트에 몰 리브 덴 삼산화 (무3) 가루 0.6 g 난방에 있는 용광로의 지역 센터. 넣어 사파이어 기판 하류 옆에 무3 분말을 포함 하는 석 영 보트.</li>
		<li>용광로의 업스트림 측에 별도 석 영 보트에 유황 (S) 가루를 준비 합니다. 반응 동안에 190 ° C의 온도 유지 합니다.</li>
		<li>아르곤을 사용 하 여 (Ar = 70 sccm, 40 Torr) 가스 흐름을 750 ° c 센터 영역을가 열 하는 동안 사파이어 기판에 S 및 무3 증기를가지고</li>
		<li>15 분 동안 750 ° C의 원하는 성장 온도 도달 후 난방 영역을 유지 하 고 자연스럽 게 실내 온도에 진정.</li>
	</ol></li>
	<li>EBL 수행 합니다. 참고: 얇은 Au 약 5 nm 사파이어 기판에 모든 EBL 프로세스 동안 방전에 대 한 스퍼터 링에 의해 예금 되었다<ol>
<li>식별, 광학 현미경, MoS2 단층 조각 관찰 하는 영역을 사용 하 여 다음 디자인 소프트웨어 (AutoCAD)를 사용 하 여 그 특정 지역에 대 한 스트라이프 패턴 레이아웃을 디자인 합니다.</li>
		<li>스핀 코트 감광 제 (PR), 예를 들면 polymethyl 메타 크리 레이트 (PMMA) 또는 60 2000 rpm에서 샘플 위에 P015 s (실내 온도). 홍보 스핀 코팅 후 전체 샘플 덮여 있다 확인 하십시오.</li>
		<li>(소프트 빵) 샘플 90 100 ° C에서 열 홍보에 용 매를 증발 하 고 접착을 향상 시킬 s.</li>
		<li>특정 파일 패턴 레이아웃 단계 1.3.1에서에서 변환 (예: GDS 파일), EBL 소프트웨어에 그것을 업로드 하 고.</li>
		<li>레이아웃에 라인의 너비에 따라 전자 빔의 이상적인 복용량을 결정 합니다. 참고: 선 두께 1 μ m 보다 좁은 전자 빔의 이상적인 복용량은 110 µ C/cm2; 1 ~ 5 µ m 선 두께 대 한 복용량은 100 µ C/cm2; 그리고 선 두께 5 µ m 보다 더 넓은, 복용량 80 µ C/c m2이다.</li>
		<li>전자 빔에 샘플을 제공 시작 합니다.</li>
		<li>서 파 효과 줄이기 위해 노출 후 샘플에 사후 노출 빵 (PEB) 적용 됩니다. 90에 대 한 120 ° C에서 샘플을 열 s.</li>
		<li>개발자로 하거나 수산화 (TMAH) 2.38%를 사용 합니다. 샘플 10 이온 물 200 mL와 함께 TMAH 밖으로 80 미 세척을 위한 TMAH 담가 s.</li>
		<li>패턴은 광학 현미경에 의해 잘 발달 하는 경우를 검사 합니다.</li>
		<li>하드 빵 홍보 열 90 110 ° C에서 샘플에서에서 여분의 물을 제거를 실시 s.</li>
	</ol></li>
	<li>30 50 W 산소 (O2) 플라즈마 에칭 (1세인트 에칭)를 사용 하 여 스트라이프 구조체 정의 2 분을 제거 홍보 아세톤 50 mL를 사용 하 여 s.</li>
	<li>텅스텐 diselenide (WSe2) 증 착을 사용 하 여 WSe 사파이어 기판에 이미 기존 MoS2 줄무늬 사이2 층의 선호 증가 귀 착될 것 이다 대상 위치에 성장.<ol>
<li>장소는 석 영 보트에 텅스텐 삼산화 (WO3) 가루 0.6 g 난방에 있는 용광로의 지역 센터. 넣어 사파이어 기판 하류 옆에 WO3 분말을 포함 하는 석 영 보트.</li>
		<li>용광로의 업스트림 측에 별도 석 영 보트에 셀레늄 (Se) 가루를 준비 합니다. 반응 동안에 260 ° C의 온도 유지 합니다.</li>
		<li>Ar/H2 를 사용 하 여 (Ar = 90 sccm, H2 = 6 sccm, 20 Torr) 가스 흐름을 925 ° c 센터 영역을가 열 하는 동안 사파이어 기판에 Se 그리고3 증기를가지고</li>
		<li>925 ° C, 15 분의 원하는 성장 온도 도달 후 난방 영역을 유지 하 고 자연스럽 게 실내 온도에 진정.</li>
	</ol></li>
	<li>금속 패드 배열 및 맞춤 표시를 조작.<ol>
<li>오버레이 패턴 금속 패드 배열 및 맞춤의 포토 리소 그래피 패터 닝 기법을 사용 하 여 표시 합니다.</li>
		<li>보증금 20 nm/60 nm Ti/Au 전자 총 증발 기를 사용 하 여. 참고: 골드 금속 패드의 산화를 방지 하는 데 사용 됩니다.</li>
		<li>준비 하 고 홍보를 해산 하 고 수행 하는 이륙에 아세톤 100ml를 샘플 잠수함. 동요 하 고 금속 패드 명백한 될 때까지 광학 현미경을 통해 전체 프로세스를 모니터링 하는 동안 아세톤을 날 려.</li>
	</ol></li>
	<li>MoS2-WSe2 heterojunction 상단 리본 모양 패턴 오버레이를 다른 EBL 프로세스를 수행 합니다.<ol>
<li>MoS2-WSe2 heterojunction에서 대상 위치와 광학 현미경을 사용 하 여 정렬 표시 좌표 변위를 측정 하 고 (AutoCAD) 소프트웨어를 사용 하 여 이러한 측정에 따라 리본 모양 레이아웃 디자인.</li>
		<li>예: PMMA 또는 P015, 60에 대 한 2000 rpm에서 샘플 위에 스핀 코트 홍보, s (실내 온도). 홍보 스핀 코팅 후 전체 샘플 덮여 있다 확인 하십시오.</li>
		<li>(소프트 빵) 샘플 90 100 ° C에서 열 홍보에 용 매를 증발 하 고 접착을 향상 시킬 s.</li>
		<li>특정 파일 패턴 레이아웃 단계 1.7.1에서에서 변환 (예: GDS 파일), EBL 소프트웨어에 그것을 업로드 하 고.</li>
		<li>레이아웃에 라인의 너비에 따라 전자 빔의 이상적인 복용량을 결정 합니다. 참고: 선 두께 1 μ m 보다 좁은 전자 빔의 이상적인 복용량은 110 µ C/cm2; 1 ~ 5 µ m 선 두께 대 한 복용량은 100 µ C/cm2; 그리고 선 두께 5 µ m 보다 더 넓은, 복용량 80 µ C/c m2이다.</li>
		<li>사파이어 기판에서의 정렬 표시 위치 레이아웃에서 그것의 통신 일치 되도록 EBL 기계를 설정 합니다.</li>
		<li>전자 빔에 샘플을 제공 시작 합니다.</li>
		<li>서 파 효과 줄이기 위해 노출 후 샘플 PEB 적용 됩니다. 90에 대 한 120 ° C에서 샘플을 열 s.</li>
		<li>개발자로 2.38 %TMAH 사용 합니다. 샘플 10 200ml 이온된 물으로는 TMAH 밖으로 80 미 세척을 위한 TMAH 담가 s.</li>
		<li>패턴은 광학 현미경에 의해 잘 발달 하는 경우를 검사 합니다.</li>
		<li>하드 빵 홍보 열 90 110 ° C에서 샘플에서에서 여분의 물을 제거를 실시 s.</li>
	</ol></li>
	<li>리본 모양의 측면 heterojunction 정의를 O2 플라즈마 에칭 (2nd 에칭)를 사용 하 고 홍보 아세톤으로 제거.</li>
	<li>Ti/Au 금속 전극의 패턴 오버레이 EBL 프로세스를 수행 합니다.<ol>
<li>MoS2-WSe2 heterojunction에서 대상 위치와 광학 현미경을 사용 하 여 정렬 표시 좌표 변위를 측정 하 고 (AutoCAD) 소프트웨어를 사용 하 여 이러한 측정에 따라 금속 전극 레이아웃 디자인.</li>
		<li>예: PMMA 또는 P015, 60에 대 한 2000 rpm에서 샘플 위에 스핀 코트 홍보, s (실내 온도). 홍보 스핀 코팅 후 전체 샘플 덮여 있다 확인 하십시오.</li>
		<li>(소프트 빵) 샘플 90 100 ° C에서 열 홍보에 용 매를 증발 하 고 접착을 향상 시킬 s.</li>
		<li>특정 파일 패턴 레이아웃 단계 1.9.1에서에서 변환 (예: GDS 파일), EBL 소프트웨어에 그것을 업로드 하 고.</li>
		<li>레이아웃에 금속 라인의 너비에 따라 전자 빔의 이상적인 복용량을 결정 합니다. 참고: 1 µ m 보다 더 좁은 금속 선 두께 대 한 이상적인 전자 빔 복용량은 110 µ C/cm2; 1 ~ 5 µ m 선 두께 대 한 복용량은 100 µ C/cm2; 그리고 선 두께 5 µ m 보다 더 넓은, 복용량 80 µ C/c m2이다.</li>
		<li>사파이어 기판에 정렬 표시의 위치 레이아웃에서 그것의 통신 일치 되도록 EBL 기계를 설정 합니다.</li>
		<li>전자 빔에 샘플을 제공 시작 합니다.</li>
		<li>서 파 효과 줄이기 위해 노출 후 샘플 PEB 적용 됩니다. 90에 대 한 120 ° C에서 샘플을 열 s.</li>
		<li>개발자로 2.38 %TMAH 사용 합니다. 샘플 10 200ml 이온된 물으로는 TMAH 밖으로 80 미 세척을 위한 TMAH 담가 s.</li>
		<li>패턴은 광학 현미경에 의해 잘 발달 하는 경우를 검사 합니다.</li>
		<li>하드 빵 홍보 열 90 110 ° C에서 샘플에서에서 여분의 물을 제거를 실시 s.</li>
	</ol></li>
	<li>Ti/Au 금속 증 착 및 이륙 수행<ol>
<li>100의 간격을 가진 전자 총 증발 기를 사용 하 여 Ti/Au 금속 입금 nm, 그렇지 않으면, 그것은 이륙 하 여 홍보 및 원치 않는 금속 제거 어려울 것 이다.</li>
		<li>준비 하 고 홍보를 해산 하 고 수행 하는 이륙에 아세톤 100ml를 샘플 잠수함. 동요 하 고 금속 라인과 왼쪽 패드까지 광학 현미경을 통해 전체 프로세스를 모니터링 하는 동안 아세톤을 날 려.</li>
	</ol></li>
	<li>1.9 단계에서 EBL 프로세스를 수행 하지만 Ti/Au 대신 Pd/Au 금속 전극의 패턴 오버레이.</li>
	<li>1.10 단계에서 금속 증 착 및 이륙 과정을 수행 하지만 Pd/Au Ti/Au 대신 입금.</li>
</ol>2. 2D 다시 문이 트랜지스터 제조 공정
<ol><li>맞춤 표시와 Si/SiO2 기판 다시 문이 준비.<ol>
<li>수 제 또는 상업 SiO2/Si 기판 준비.</li>
		<li>사진 평판 또는 EBL 패터 닝 기술을 사용 하 여 정렬 마크를 정의.</li>
		<li>대상 영역의 총 깊이 1000 nm에 도달할 때까지 SiO2/Si 기판에 반응성 이온 에칭 (RIE)를 수행 하 고 O2 플라즈마 형성된 정렬 마크를 공개 하 여 홍보 제거.</li>
		<li>포토 리소 그래피 패터 닝 기법을 사용 하 여 금속 패드 배열 패턴 오버레이.</li>
		<li>보증금 20 nm/60 nm Ti/Au 전자 총 증발 기를 사용 하 여. 참고: 골드 금속 패드의 산화를 방지 하는 데 사용 됩니다.</li>
		<li>준비 하 고 홍보를 해산 하 고 수행 하는 이륙에 아세톤 100ml를 샘플 잠수함. 동요 하 고 금속 패드 명백한 될 때까지 광학 현미경에 의해 모든 과정을 모니터링 하는 동안 아세톤을 날 려.</li>
	</ol>
</li>
	<li>뜨거운 벽으로 있는 사파이어 기판에 증 착의 MoS2 를 수행 합니다.<ol>
<li>장소 석 영 보트에 무3 가루 0.6 g 난방에 있는 용광로의 지역 센터. 넣어 사파이어 기판 하류 옆에 무3 분말을 포함 하는 석 영 보트.</li>
		<li>용광로의 업스트림 측에 별도 석 영 보트에 S 가루를 준비 합니다. 반응 동안에 190 ° C의 온도 유지 합니다.</li>
		<li>아르곤을 사용 하 여 (Ar = 70 sccm, 40 Torr) 가스 흐름을 750 ° c 센터 영역을가 열 하는 동안 사파이어 기판에 S 및 무3 증기를가지고</li>
		<li>15 분 동안 750 ° C의 원하는 성장 온도 도달 후 난방 영역을 유지 하 고 자연스럽 게 실내 온도에 진정.</li>
	</ol>
</li>
	<li>다시 문이 SiO2/Si 기판에 사파이어에서 MoS2 를 전송.<ol>
<li>30에 대 한 3500 rpm의 회전 속도와 스핀 코트 PMMA MoS2 필름 위에 s.</li>
		<li>MoS2/sapphire 구워 아크릴 코팅 강화 3 분 동안 120 ° C에서 샘플.</li>
		<li>사파이어 기판에서 MoS2 필름을 2 시간 30 분 약 암모니아 솔루션 (14.5%)의 50 mL에 MoS2/Sapphire 샘플을 찍어.</li>
		<li>영화를 선택 하 고 SiO2/Si 기판에 전송.</li>
		<li>MoS2 및 SiO2 레이어 간의 접착 력을 향상 시키기 위해 MoS2/SiO2/Si 샘플을 구워. 1 시간에 약 30 분 동안 120 ° C에서 샘플을 열.</li>
		<li>PMMA의 아세톤 2 시간 30 분 약 30 mL와 함께 그것을 세척 하 여 제거 합니다.</li>
		<li>이소프로필 알콜으로 샘플을 린스 하 고 질소를 사용 하 여 건조 날 려.</li>
	</ol>
</li>
	<li>EBL 수행 합니다. 참고: 없는 얇은 Au 시 전도성 어떻게든 이므로 EBL 과정 SiO2/Si 기판에 입금 됩니다.<ol>
<li>대상 위치 사이 좌표 변위를 측정 하 고 맞춤 광학 현미경을 사용 하 여 표시 하 고,이 측정에 따라 디자인 소프트웨어를 사용 하 여 금속 전극의 패턴 레이아웃 디자인. 참고: 금속 전극을 연결할 MoS2 샘플에서 대상 포인트 SiO2/Si 기판에 금속 패드.</li>
		<li>예: PMMA 또는 P015, 60에 대 한 2000 rpm에서 샘플 위에 스핀 코트 홍보, s (실내 온도). 홍보 전체 샘플 덮여 있다 확인 하십시오.</li>
		<li>(소프트 빵) 샘플 90 100 ° C에서 열 홍보에 용 매를 증발 하 고 접착을 향상 시킬 s.</li>
		<li>특정 파일 패턴 레이아웃 단계 2.4.1에서에서 변환 (예: GDS 파일), EBL 소프트웨어에 그것을 업로드 하 고.</li>
		<li>레이아웃에 금속 라인의 너비에 따라 전자 빔의 이상적인 복용량을 결정 합니다. 참고: 1 µ m 보다 더 좁은 금속 선 두께 대 한 이상적인 전자 빔 복용량은 110 µ C/cm2; 1 ~ 5 µ m 선 두께 대 한 복용량은 100 µ C/cm2; 그리고 선 두께 5 µ m 보다 더 넓은, 복용량 80 µ C/c m2이다.</li>
		<li>Si/SiO2 기판에서의 정렬 표시 위치 레이아웃에서 그것의 통신 일치 되도록 EBL 기계를 설정 합니다.</li>
		<li>전자 빔에 샘플을 제공 시작 합니다.</li>
		<li>서 파 효과 줄이기 위해 노출 후 샘플 PEB 적용 됩니다. 90에 대 한 120 ° C에서 샘플을 열 s.</li>
		<li>개발자로 2.38 %TMAH 사용 합니다. 샘플 10 이온 물 200 mL와 함께 TMAH 밖으로 80 미 세척을 위한 TMAH 담가 s.</li>
		<li>패턴은 광학 현미경에 의해 잘 발달 하는 경우를 검사 합니다.</li>
		<li>하드 빵 홍보 열 90 110 ° C에서 샘플에서에서 여분의 물을 제거를 실시 s.</li>
	</ol>
</li>
	<li>Au 금속 증 착 및 이륙 수행<ol>
<li>100의 간격을 가진 전자 총 증발 기를 사용 하 여 누구나 금속 입금 nm, 그렇지 않으면, 그것은 이륙 하 여 홍보 및 원치 않는 금속 제거 어려울 것 이다.</li>
		<li>준비 하 고 홍보를 해산 하 고 수행 하는 이륙에 아세톤 100ml를 샘플 잠수함. 동요 하 고 금속 라인과 왼쪽 패드까지 광학 현미경을 통해 프로세스를 모니터링 하는 동안 아세톤을 날 려.</li>
	</ol>
</li>
</ol>

<ol>
	<li>Kim, Y. B. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Challenges+for+Nanoscale+MOSFETs+and+Emerging+Nanoelectronics.">Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics.</a> Transactions on Electrical and Electronic Materials. 11 (3), 93-105 (2010).</li><li>Waldrop, M. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=The+chips+are+down+for+Moore's+law.">The chips are down for Moore's law.</a> Nature. 530 (7589), 144-147 (2016).</li><li>Lan, Y. W., Chang, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Effects+of+oxygen+bonding+on+defective+semiconducting+and+metallic+single-walled+carbon+nanotube+bundles.">Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles.</a> Carbon. 50 (12), 4619-4627 (2012).</li><li>Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Interplay+of+spin-orbit+coupling+and+Zeeman+effect+probed+by+Kondo+resonance+in+a+carbon+nanotube+quantum+dot.">Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot.</a> Carbon. 50 (10), 3748-3752 (2012).</li><li>Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Identification+of+embedded+charge+defects+in+suspended+silicon+nanowires+using+a+carbon-nanotube+cantilever+gate.">Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate.</a> Applied Physics Letters. 99 (5), (2011).</li><li>De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Carbon+nanotubes:+present+and+future+commercial+applications.">Carbon nanotubes: present and future commercial applications.</a> Science (New York, N.Y.). 339 (6119), 535-539 (2013).</li><li>Eatemadi, A., Daraee, H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Carbon+nanotubes:+Properties,+synthesis,+purification,+and+medical+applications.">Carbon nanotubes: Properties, synthesis, purification, and medical applications.</a> Nanoscale Research Letters. 9 (1), 1-13 (2014).</li><li>Lan, Y. W., Chang, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Polymer-free+patterning+of+graphene+at+sub-10-nm+scale+by+low-energy+repetitive+electron+beam.">Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam.</a> Small. 10 (22), 4778-4784 (2014).</li><li>Romero, M. F., Bosca, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Impact+of+2D-Graphene+on+SiN+Passivated+AlGaN/GaN+MIS-HEMTs+Under+Mist+Exposure.">Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure.</a> IEEE Electron Device Letters. 38 (10), 1441-1444 (2017).</li><li>Blaschke, B. M., Tort-Colet, N., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Mapping+brain+activity+with+flexible+graphene+micro-transistors.">Mapping brain activity with flexible graphene micro-transistors.</a> 2D Materials. 4 (2), 25040 (2017).</li><li>Zhu, Z., Murtaza, I., Meng, H., Huang, W. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Thin+film+transistors+based+on+two+dimensional+graphene+and+graphene/semiconductor+heterojunctions.">Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions.</a> RSC Advances. 7 (28), 17387-17397 (2017).</li><li>Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Materials+for+Flexible,+Stretchable+Electronics:+Graphene+and+2D+Materials.">Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials.</a> Annual Review of Materials Research. 45 (1), 63-84 (2015).</li><li>Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=2D+transition+metal+dichalcogenides.">2D transition metal dichalcogenides.</a> Nature Reviews Materials. 2, (2017).</li><li>Kolobov, A. V., Tominaga, J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Emerging Applications of 2D TMDCs. 239, 473-512 (2016).</li><li>Nguyen, L. N., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Resonant+tunneling+through+discrete+quantum+states+in+stacked+atomic-layered+MoS2.">Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2.</a> Nano Letters. 14 (5), 2381-2386 (2014).</li><li>Torres, C. M., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=High-Current+Gain+Two-Dimensional+MoS2-Base+Hot-Electron+Transistors.">High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors.</a> Nano Letters. 15 (12), 7905-7912 (2015).</li><li>Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Emerging+Device+Applications+for+Semiconducting+Two-Dimensional+Transition+Metal+Dichalcogenides.">Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides.</a> ACS Nano. 8 (2), 1102-1120 (2014).</li><li>Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Recent+development+of+two-dimensional+transition+metal+dichalcogenides+and+their+applications.">Recent development of two-dimensional transition metal dichalcogenides and their applications.</a> Materials Today. 20 (3), 116-130 (2017).</li><li>Xiao, H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Introduction to Semiconductor Manufacturing Technology, Second Edition. , (2012).</li><li>Lin, C. Y., Zhu, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Atomic-Monolayer+Two-Dimensional+Lateral+Quasi-Heterojunction+Bipolar+Transistors+with+Resonant+Tunneling+Phenomenon.">Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon.</a> ACS Nano. 11 (11), 11015-11023 (2017).</li><li>Qi, J., Lan, Y. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Piezoelectric+effect+in+chemical+vapour+deposition-grown+atomic-monolayer+triangular+molybdenum+disulfide+piezotronics.">Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics.</a> Nature Communications. 6, (2015).</li></ol>

저자는 공개 없다.

이 문서에서는, 나노미터 스케일의 2D 자료에 따라 새로운 전자 조작의 자세한 절차는 설명 했다. 각 응용 프로그램의 샘플 준비 절차 서로 차이 때문에, 중복 된 프로세스 프로토콜으로 취급 했다. 전자 빔 패터 닝 소재 위치 결정 결합 및 금속 전극 정의 따라서 여기 프로토콜 역할. 두 가지 유형의 장치 언급 중 SiO2/Si 기판 위에 단 결정 MoS2 영화 전송 우기와 금속 이륙 끝에서 시작...

이후 수십 년 동안, 과거 인류는 발생 되었습니다 빠른 트랜지스터 그리고, 따라서, 트랜지스터 집적 회로 (Ic)에서 수에 있는 지 수 증가의 크기에 실험실. 이 실리콘 기반 보완 금속 산화물 반도체 (CMOS) 기술1의 지속적인 발전을 유지합니다. 또한, 크기와 조작 장치의 성능을이 현재의 추세는 여전히-트랙에는 그들의 성능 뿐 아니라 전자 칩에 트랜지스터의 수가 약 매 2 년 마다2배로 무어의 법칙으로. CMOS 트랜지스터는 대부분, 만약 함으로써 인간 생활의 중요 한 부분이 시장에서 사용할 수 있는 전자 장치,의 존재 한다. 이 때문에, 무어의 법칙 트랙을 따라 계속 제조 업체 밀어 왔다 칩 크기와 성능 개선에 대 한 지속적인 요구 있다.
불행 하 게도, 무어의 법칙은 열 발생으로 더 많은 실리콘 회로 작은 지역2에 압착의 금액으로 인해 끝 자 락 수 나타납니다. 이 같은 제공할 수 있는 물자의 새로운 종류에 대 한 호출 아니라면 더 나은 성능 실리콘으로 하 고, 같은 시간에 상대적으로 작은 규모에 구현할 수 있다. 최근, 새로운 유망 재료는 많은 재료 과학 연구의 주제 되었습니다. 1 차원 (1d) 탄소 나노튜브3,,45,6,7, 2D 그래8,,910, 같은 물자 11 , 12및 전이 금속 dichalcogenides (TMDs)13,14,15,,1617,18는으로 사용 될 수 있는 좋은 후보 실리콘 기반의 CMOS에 대 한 대체 하 고 무어의 법칙 트랙을 계속 합니다.
소규모 장치 제조 리소 그래피와 금속 전극 정의 등 다른 제조 기술에 성공적으로 진행 하는 자료의 위치의 주의 결정을 필요 합니다. 그래서,이 문서에 소개 된 메서드는이 필요를 해결 하기 위해 설계 되었다. 전통적인 반도체 제조 기법19에 비해는이 문서에 소개 된 방식은 재단사-재료의 위치를 찾는 측면에서 더 많은 관심을 필요로 하는 소규모 장치 개발에 적합 합니다. 이 방법의 목표는 안정적으로 2D 다시 문이 트랜지스터 등 Q-HBTs, 표준 제조 프로세스를 사용 하 여 2D 접한 장치를 조작 하는. 그것은 미래의 첨단된 나노 스케일 디바이스의 생산을 향해 길을 불법 체류자로이 미래 nanodevice 개발을 위한 플랫폼으로 사용할 수 있습니다.
절차 섹션에서 2D 자료 기반 장치 즉, Q-HBT 및 2D 다시 문이 트랜지스터 제조 프로세스는 자세히 설명 되어 있습니다. 전자 빔 패터 닝 소재 위치 결정 결합 및 금속 전극 정의 프로토콜을 구성 하는 그들은 모두 언급 한 프로세스에 필요한 이후. 제 1 부 Q HBTs20;의 단계별 제작 과정을 설명 합니다. 그리고 2 부를 화학 기상 증 착 (CVD) 이황화 몰 리브 덴 (MoS2) 다시 문이 트랜지스터 전송에서 이륙21, 완전히 문서에 표시 되었습니다 보편적인 방법을 보여 줍니다. 자세한 프로세스 흐름은 (그림 1)에 나와 있습니다.

<table><tbody><tr><td>E-gun Evaporator</td><td>AST</td><td>PEVA 600I</td><td></td></tr><tr><td>Au slug, 99.99%</td><td>Well-Being Enterprise Co</td><td>N/A</td><td></td></tr><tr><td>Ti slug, 99.99%</td><td>Well-Being Enterprise Co</td><td>N/A</td><td></td></tr><tr><td>E-beam Lithography System</td><td>Elionix</td><td>ELS7500-EX</td><td></td></tr><tr><td>Cold Wall CVD System</td><td>Sulfur Science</td><td>SCW600S</td><td></td></tr><tr><td>C-plane Sapphire substrate</td><td>Summit-Tech</td><td>X171999</td><td>(0001) &amp;plusmn; 0.2 &amp;deg; one side polished</td></tr><tr><td>100 nm SiO&lt;sub&gt;2&lt;/sub&gt;/Si</td><td></td><td></td><td>Fabricated in NDL</td></tr><tr><td>Ammonia Solution</td><td>BASF</td><td>Ammonia Solution 28% Selectipur</td><td></td></tr><tr><td>Molybdenum (Mo), 99.95%</td><td>Summit-Tech</td><td>N/A</td><td></td></tr><tr><td>Tungsten (W), 99.95%</td><td>Summit-Tech</td><td>N/A</td><td></td></tr><tr><td>Sulfur (S), 99.5%</td><td>Sigma-Aldrich</td><td>13803</td><td></td></tr><tr><td>Polymethyl Methacrylate (PMMA)</td><td>Microchem</td><td>8110788</td><td>Use for transfer process</td></tr><tr><td>Spin Coater</td><td>Laurell</td><td>WS 400B 6NPP LITE</td><td></td></tr><tr><td>Acetone</td><td>BASF</td><td>Acetone EL Selectipur</td><td></td></tr><tr><td>Isopropanol (IPA)</td><td>BASF</td><td>2-Propanol UPS</td><td></td></tr><tr><td>Photo Resist for EBL</td><td>TOK</td><td>TDUR-P-015</td><td></td></tr><tr><td>Plasma Cleaner</td><td>Harrick Plasma</td><td>PDC-32G</td><td>Oxygen plasma</td></tr></tbody></table>

a standard and reliable method to fabricate two-dimensional nanoelectronics

2 차원 (2D) 자료는 그들의 독특한 속성 및 잠재적인 응용 프로그램으로 인해 큰 관심을 받고 있다. 웨이퍼 스케일 합성 2D 자료의 초기 단계에 아직도 이기 때문에, 과학자 들은 완전히 관련된 연구에 대 한 전통적인 반도체 기술에 의존 수 없습니다. 전극 정의에 자료를 찾는에서 섬세 한 프로세스를 잘 제어 해야 합니다. 이 문서에서는, 범용 제조 프로토콜 트랜지스터 (HBT Q), 그리고 2D 다시 문이 트랜지스터 설명 나노 전자, 2D 준-heterojunction 바이 폴라 등 제조에 필요 합니다. 이 프로토콜 포함 소재 위치, 전자 빔 리소 그래피 (EBL), 금속 전극 정의의 외. 이 소자는 제조 절차의 단계 이야기 또한 제공 됩니다. 또한, 결과 각각의 조작된 장치 높은 반복성으로 고성능을 달성 했다 보여. 이 작품 보여 2D 나노-전자를 준비 하기 위한 프로세스 흐름의 포괄적인 설명, 연구 그룹을이 정보에 액세스 하 고 미래 전자 쪽으로 길을 있습니다.

장치 제작 프로세스는 2D 소재 소자의 개발을 포함 하는 해당 작가 연구의 몇몇에 적용 되었습니다. 이 부분에서 이러한 연구 들의 결과 위에서 설명한 프로토콜의 유효성을 입증 하는 되 게 됩니다. 측면 WSe2의 단층-MoS2 Q HBT20 첫 번째 예제로 선택 됩니다. 프로토콜에 대 한 자세한 표준 장치 제조 프로세스를 사용 하는 단층 옆 WSe2...

Watch this Scientific Journal Video about A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics at JoVE.com

A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics

문서 미래의 낮은 차원 일렉트로닉스의 개발에 대 한 표준 및 신뢰할 수 있는 제조 절차를 소개 하는 것을 목표로.

2 차원 일렉트로닉스를 조작 하는 표준 및 신뢰할 수 있는 방법

Two-dimensional (2D) materials have attracted huge attention due to their unique properties and potential applications. Since wafer scale synthesis of 2D ...

a-standard-reliable-method-to-fabricate-two-dimensional

Research

JoVE Journal

Engineering

9.5K 조회수.  National Taiwan Normal University. 문서 미래의 낮은 차원 일렉트로닉스의 개발에 대 한 표준 및 신뢰할 수 있는 제조 절차를 소개 하는 것을 목표로.

비디오: A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics

Fabricating Nanogaps by Nanoskiving

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two electrodes-and generating them in practical quantities-is still challenging. The preparation of nanogap electrodes using nanoskiving, which is a form of edge lithography, is a fast, simple and powerful technique. This method is an entirely mechanical process which does not include any photo- or electron-beam lithographic steps and does not require any special equipment or infrastructure such as clean rooms. Nanoskiving is used to fabricate electrically addressable nanogaps with control over all three dimensions; the smallest dimension of these structures is defined by the thickness of the sacrificial layer (Al or Ag) or self-assembled monolayers. These wires can be manually positioned by transporting them on drops of water and are directly electrically-addressable; no further lithography is required to connect them to an electrometer.

The fabrication of electrically addressable, high-aspect-ratio (> 1000:1) metal nanowires separated by gaps of single nanometers using either sacrificial layers of aluminum and silver or self-assembled monolayers as templates is described. These nanogap structures are fabricated without a clean room or any photo- or electron-beam lithographic processes by a form of edge lithography known as nanoskiving.

Nanoskiving으로 Nanogaps을 제조

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two ...

연구

화학

A Method to Fabricate Disconnected Silver Nanostructures in 3D

The standard nanofabrication toolkit includes techniques primarily aimed at creating 2D patterns in dielectric media. Creating metal patterns on a submicron scale requires a combination of nanofabrication tools and several material processing steps. For example, steps to create planar metal structures using ultraviolet photolithography and electron-beam lithography can include sample exposure, sample development, metal deposition, and metal liftoff. To create 3D metal structures, the sequence is repeated multiple times. The complexity and difficulty of stacking and aligning multiple layers limits practical implementations of 3D metal structuring using standard nanofabrication tools. Femtosecond-laser direct-writing has emerged as a pre-eminent technique for 3D nanofabrication.1,2 Femtosecond lasers are frequently used to create 3D patterns in polymers and glasses.3-7 However, 3D metal direct-writing remains a challenge. Here, we describe a method to fabricate silver nanostructures embedded inside a polymer matrix using a femtosecond laser centered at 800 nm. The method enables the fabrication of patterns not feasible using other techniques, such as 3D arrays of disconnected silver voxels.8 Disconnected 3D metal patterns are useful for metamaterials where unit cells are not in contact with each other,9 such as coupled metal dot10,11or coupled metal rod12,13 resonators. Potential applications include negative index metamaterials, invisibility cloaks, and perfect lenses.
In femtosecond-laser direct-writing, the laser wavelength is chosen such that photons are not linearly absorbed in the target medium. When the laser pulse duration is compressed to the femtosecond time scale and the radiation is tightly focused inside the target, the extremely high intensity induces nonlinear absorption. Multiple photons are absorbed simultaneously to cause electronic transitions that lead to material modification within the focused region. Using this approach, one can form structures in the bulk of a material rather than on its surface.
Most work on 3D direct metal writing has focused on creating self-supported metal structures.14-16 The method described here yields sub-micrometer silver structures that do not need to be self-supported because they are embedded inside a matrix. A doped polymer matrix is prepared using a mixture of silver nitrate (AgNO3), polyvinylpyrrolidone (PVP) and water (H2O). Samples are then patterned by irradiation with an 11-MHz femtosecond laser producing 50-fs pulses. During irradiation, photoreduction of silver ions is induced through nonlinear absorption, creating an aggregate of silver nanoparticles in the focal region. Using this approach we create silver patterns embedded in a doped PVP matrix. Adding 3D translation of the sample extends the patterning to three dimensions.

Femtosecond-laser direct-writing is frequently used to create three-dimensional (3D) patterns in polymers and glasses. However, patterning metals in 3D remains a challenge. We describe a method for fabricating silver nanostructures embedded inside a polymer matrix using a femtosecond laser centered at 800 nm.

3D로 연결이 끊긴 실버 Nanostructures를 조작하는 방법

The standard nanofabrication toolkit includes  techniques primarily aimed at creating 2D patterns in dielectric media. Creating  metal patterns on a ...

공학

Nanofabrication of Gate-defined GaAs/AlGaAs Lateral Quantum Dots

A quantum computer is a computer composed of quantum bits (qubits) that takes advantage of quantum effects, such as superposition of states and entanglement, to solve certain problems exponentially faster than with the best known algorithms on a classical computer. Gate-defined lateral quantum dots on GaAs/AlGaAs are one of many avenues explored for the implementation of a qubit. When properly fabricated, such a device is able to trap a small number of electrons in a certain region of space. The spin states of these electrons can then be used to implement the logical 0 and 1 of the quantum bit. Given the nanometer scale of these quantum dots, cleanroom facilities offering specialized equipment- such as scanning electron microscopes and e-beam evaporators- are required for their fabrication. Great care must be taken throughout the fabrication process to maintain cleanliness of the sample surface and to avoid damaging the fragile gates of the structure. This paper presents the detailed fabrication protocol of gate-defined lateral quantum dots from the wafer to a working device. Characterization methods and representative results are also briefly discussed. Although this paper concentrates on double quantum dots, the fabrication process remains the same for single or triple dots or even arrays of quantum dots. Moreover, the protocol can be adapted to fabricate lateral quantum dots on other substrates, such as Si/SiGe.

This paper presents a detailed fabrication protocol for gate-defined semiconductor lateral quantum dots on gallium arsenide heterostructures. These nanoscale devices are used to trap few electrons for use as quantum bits in quantum information processing or for other mesoscopic experiments such as coherent conductance measurements.

게이트 정의 갈륨 비소 / AlGaAs 측면 양자점 나노

A quantum computer is a computer composed of quantum bits (qubits) that takes advantage of quantum effects, such as superposition of states and ...

Ultrahigh Density Array of Vertically Aligned Small-molecular Organic Nanowires on Arbitrary Substrates

In recent years &pi;-conjugated organic semiconductors have emerged as the active material in a number of diverse applications including large-area, low-cost displays, photovoltaics, printable and flexible electronics and organic spin valves. Organics allow (a) low-cost, low-temperature processing and (b) molecular-level design of electronic, optical and spin transport characteristics. Such features are not readily available for mainstream inorganic semiconductors, which have enabled organics to carve a niche in the silicon-dominated electronics market. The first generation of organic-based devices has focused on thin film geometries, grown by physical vapor deposition or solution processing. However, it has been realized that organic nanostructures can be used to enhance performance of above-mentioned applications and significant effort has been invested in exploring methods for organic nanostructure fabrication.	
A particularly interesting class of organic nanostructures is the one in which vertically oriented organic nanowires, nanorods or nanotubes are organized in a well-regimented, high-density array. Such structures are highly versatile and are ideal morphological architectures for various applications such as chemical sensors, split-dipole nanoantennas, photovoltaic devices with radially heterostructured "core-shell" nanowires, and memory devices with a cross-point geometry. Such architecture is generally realized by a template-directed approach. In the past this method has been used to grow metal and inorganic semiconductor nanowire arrays. More recently &pi;-conjugated polymer nanowires have been grown within nanoporous templates. However, these approaches have had limited success in growing nanowires of technologically important &pi;-conjugated small molecular weight organics, such as tris-8-hydroxyquinoline aluminum (Alq3), rubrene and methanofullerenes, which are commonly used in diverse areas including organic displays, photovoltaics, thin film transistors and spintronics.	
Recently we have been able to address the above-mentioned issue by employing a novel "centrifugation-assisted" approach. This method therefore broadens the spectrum of organic materials that can be patterned in a vertically ordered nanowire array. Due to the technological importance of Alq3, rubrene and methanofullerenes, our method can be used to explore how the nanostructuring of these materials affects the performance of aforementioned organic devices. The purpose of this article is to describe the technical details of the above-mentioned protocol, demonstrate how this process can be extended to grow small-molecular organic nanowires on arbitrary substrates and finally, to discuss the critical steps, limitations, possible modifications, trouble-shooting and future applications.

We report a simple method for fabricating an ultrahigh density array of vertically ordered small-molecular organic nanowires. This method allows for synthesis of complex heterostructured hybrid nanowire geometries, which can be inexpensively grown on arbitrary substrates. These structures have potential applications in organic electronics, optoelectronics, chemical sensing, photovoltaics and spintronics.

임의 기판에 수직으로 정렬 작은 분자 유기 나노 와이어의 초 밀도 배열

In  recent years &pi;-conjugated  organic semiconductors have emerged as the active material in a number of  diverse applications including large-area, ...

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.

The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

Atomically Traceable Nanostructure Fabrication

Reducing the scale of etched nanostructures below the 10 nm range eventually will require an atomic scale understanding of the entire fabrication process being used in order to maintain exquisite control over both feature size and feature density. Here, we demonstrate a method for tracking atomically resolved and controlled structures from initial template definition through final nanostructure metrology, opening up a pathway for top-down atomic control over nanofabrication. Hydrogen depassivation lithography is the first step of the nanoscale fabrication process followed by selective atomic layer deposition of up to 2.8 nm of titania to make a nanoscale etch mask. Contrast with the background is shown, indicating different mechanisms for growth on the desired patterns and on the H passivated background. The patterns are then transferred into the bulk using reactive ion etching to form 20 nm tall nanostructures with linewidths down to ~6 nm. To illustrate the limitations of this process, arrays of holes and lines are fabricated. The various nanofabrication process steps are performed at disparate locations, so process integration is discussed. Related issues are discussed including using fiducial marks for finding nanostructures on a macroscopic sample and protecting the chemically reactive patterned Si(100)-H surface against degradation due to atmospheric exposure.

We report a protocol for combining the atomic metrology of the Scanning Tunneling Microscope for surface patterning with selective Atomic Layer Deposition and Reactive Ion Etching. Using a robust process involving numerous atmospheric exposures and transport, 3D nanostructures with atomic metrology are fabricated.

원자 추적 가능한 나노 구조 제작

Reducing the scale of etched nanostructures below the 10 nm range eventually will require an atomic scale understanding of the entire fabrication process ...

Fabrication of Low Temperature Carbon Nanotube Vertical Interconnects Compatible with Semiconductor Technology

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive thin-films. Due to the low growth temperature, the process allows integration with modern low-&#954; dielectrics and some flexible substrates. The process is compatible with standard semiconductor fabrication, and a method for the fabrication of electrical 4-point probe test structures for vertical interconnect test structures is presented. Using scanning electron microscopy the morphology of the CNT bundles is investigated, which demonstrates vertical alignment of the CNT and can be used to tune the CNT growth time. With Raman spectroscopy the crystallinity of the CNT is investigated. It was found that the CNT have many defects, due to the low growth temperature. The electrical current-voltage measurements of the test vertical interconnects displays a linear response, indicating good ohmic contact was achieved between the CNT bundle and the top and bottom metal electrodes. The obtained resistivities of the CNT bundle are among the average values in the literature, while a record-low CNT growth temperature was used.

A method for the growth of low temperature vertically-aligned carbon nanotubes, and the subsequent fabrication of vertical interconnect electrical test structures using semiconductor fabrication is presented.

반도체 기술과 호환 저온 탄소 나노 튜브 수직 상호 연결의 제작

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive ...

Fabrication of Carbon Nanotube High-Frequency Nanoelectronic Biosensor for Sensing in High Ionic Strength Solutions

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them good candidates for high sensitivity biosensors. When a charged molecule binds to such a sensor surface, it alters the carrier density5 in the sensor, resulting in changes in its DC conductance. However, in an ionic solution a charged surface also attracts counter-ions from the solution, forming an electrical double layer (EDL). This EDL effectively screens off the charge, and in physiologically relevant conditions ~100 millimolar (mM), the characteristic charge screening length (Debye length) is less than a nanometer (nm). Thus, in high ionic strength solutions, charge based (DC) detection is fundamentally impeded6-8.
We overcome charge screening effects by detecting molecular dipoles rather than charges at high frequency, by operating carbon nanotube field effect transistors as high frequency mixers9-11. At high frequencies, the AC drive force can no longer overcome the solution drag and the ions in solution do not have sufficient time to form the EDL. Further, frequency mixing technique allows us to operate at frequencies high enough to overcome ionic screening, and yet detect the sensing signals at lower frequencies11-12. Also, the high transconductance of SWNT transistors provides an internal gain for the sensing signal, which obviates the need for external signal amplifier.
Here, we describe the protocol to (a) fabricate SWNT transistors, (b) functionalize biomolecules to the nanotube13, (c) design and stamp a poly-dimethylsiloxane (PDMS) micro-fluidic chamber14 onto the device, and (d) carry out high frequency sensing in different ionic strength solutions11.

We describe the device fabrication and measurement protocol for carbon nanotube based high frequency biosensors. The high frequency sensing technique mitigates the fundamental ionic (Debye) screening effect and allows nanotube biosensor to be operated in high ionic strength solutions where conventional electronic biosensors fail. Our technology provides a unique platform for point-of-care (POC) electronic biosensors operating in physiologically relevant conditions.

높은 이온 강도 솔루션에 감지하기위한 탄소 나노 튜브 고주파 나노 바이오 센서의 제작

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them ...

생체공학

Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices

Flow-assisted dielectrophoresis (DEP) is an efficient self-assembly method for the controllable and reproducible positioning, alignment, and selection of nanowires. DEP is used for nanowire analysis, characterization, and for solution-based fabrication of semiconducting devices. The method works by applying an alternating electric field between metallic electrodes. The nanowire formulation is then dropped onto the electrodes which are on an inclined surface to create a flow of the formulation using gravity. The nanowires then align along the gradient of the electric field and in the direction of the liquid flow. The frequency of the field can be adjusted to select nanowires with superior conductivity and lower trap density. 
In this work, flow-assisted DEP is used to create nanowire field effect transistors. Flow-assisted DEP has several advantages: it allows selection of nanowire electrical properties; control of nanowire length; placement of nanowires in specific areas; control of orientation of nanowires; and control of nanowire density in the device. 
The technique can be expanded to many other applications such as gas sensors and microwave switches. The technique is efficient, quick, reproducible, and it uses a minimal amount of dilute solution making it ideal for the testing of novel nanomaterials. Wafer scale assembly of nanowire devices can also be achieved using this technique, allowing large numbers of samples for testing and large-area electronic applications.

In this paper, flow assisted dielectrophoresis is demonstrated for the self-assembly of nanowire devices. The fabrication of a silicon nanowire field effect transistor is shown as an example.

흐름 기반 Dielectrophoresis: 고성능 솔루션 처리 나노와이어 소자의 제조에 대 한 낮은 비용 방법

Flow-assisted dielectrophoresis (DEP) is an efficient self-assembly method for the controllable and reproducible positioning, alignment, and selection of ...

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape method or individual WS2 nanotubes by dispersing the suspension of WS2 nanotubes. The selected samples have been fabricated into devices by the use of the electron beam lithography and electrolyte is put on the devices. We have characterized the electronic properties of the devices under applying the gate voltage. In the small gate voltage region, ions in the electrolyte are accumulated on the surface of the samples which leads to the large electric potential drop and resultant electrostatic carrier doping at the interface. Ambipolar transfer curve has been observed in this electrostatic doping region. When the gate voltage is further increased, we met another drastic increase of source-drain current which implies that ions are intercalated into layers of WS2 and electrochemical carrier doping is realized. In such electrochemical doping region, superconductivity has been observed. The focused technique provides a powerful strategy for achieving the electric-filed-induced quantum phase transition.

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

Here, we present a protocol to control the carrier number in solids by using the electrolyte.

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape ...