Nous remercions KY Tan, P.-Siège et GC Tettamanzi pour des discussions utiles. Nous reconnaissons l&#39;appui financier du Conseil australien de la recherche (subvention n ° DP120104710), l&#39;Académie de Finlande (Grant No. 251748, 135794, 272806) et le soutien de l&#39;installation de fabrication nationale australienne pour la fabrication de dispositifs. AR reconnaît le soutien financier du régime de subvention du chercheur de l&#39;Université de New South Wales en début de carrière. La fourniture d&#39;installations et de soutien technique par l&#39;Université Aalto à Micronova Centre nanofabrication est également reconnu.

Remarque: Ce protocole décrit les procédures utilisées pour fabriquer, emballer et tester des pompes à électron unique à base de silicium technologie MOS QD. Les étapes décrites dans les sous-sections 1 et 2 sont effectuées dans une salle blanche de ISO5, tandis que ceux de l&#39;article 3 sont effectuées dans les laboratoires de ISO6. Les conditions ambiantes sont contrôlées en permanence. Les valeurs nominales de température et d&#39;humidité sont fixées à 20 ± 1 ° C et 55% ± 5%, respectivement. 1. microfabrication <ol><li> Champ Oxide <ol><li> Nettoyer la plaquette par immersion dans ce qui suit: gravure de piranha (10 min), désionisée (DI) de l&#39;eau (10 min), RCA-deux solutions (DI eau 175 ml, HCl 30 ml, H 2 O 2 30 ml à 100 ° C pendant 10 min), de l&#39;eau désionisée (5 min), fluorhydrique (HF) de l&#39;acide dilué dans l&#39;eau 10: 1 (10 sec), de l&#39;eau déminéralisée (10 min). Utilisez des vêtements de protection lors de la manipulation HF (à savoir, lunettes, tablier PVC, et des gants en PVC). Procédez dans l&#39;ordre indiqué. </li><li> Placer la plaquettedans le four d&#39;oxydation à 900 ° C et d&#39;oxyder dans les étapes comme suit: O 2 sec (10 min), O 2 humide (40 min), O 2 sec (10 min), N 2 (15 min). </li></ol></li><li> Contacts ohmiques <ol><li> Effectuer photolithographie et gravure de l&#39;oxyde. <ol><li> Déposer une couche de promoteur d&#39;adhérence hexaméthyldisilazane (HMDS) quelques nm d&#39;épaisseur sur la surface de la plaquette comme suit: pré-cuire sur une plaque chauffante à 110 ° C pendant 1 min, versez ~ 50 ml de HMDS dans un récipient en verre, placer le bécher et la plaquette dans la chambre à vide, évacuer et d&#39;attendre 2 min. </li><li> Spin une couche 2-4 um d&#39;épaisseur de résine photosensible à la fois sur le dos et les côtés avant de la tranche (3000-5000 rpm, 25-40 sec selon l&#39;épaisseur souhaitée). </li><li> Exposer à la lumière ultra-violette d&#39;alignement de masque (10 mW / cm 2 pour 4-10 sec selon résister épaisseur). Post-cuisson sur une plaque chauffante à 110 ° C pendant 1 min. </li><li> Développer pour 1-2 minutes, puis rincer à l&#39;eau déminéralisée. </li&gt; <li> Effectuer gravure plasma O 2 pendant 20 min (pression = 340 mTorr, puissance incidente = 50 W; la puissance réfléchie &lt;1 W). </li><li> Oxyde gravure dans une solution d&#39;acide HF tamponnée (15: 1, 4-5 min, gravure 20 nm / min de la vitesse à 30 ° C). Rincer à l&#39;eau déminéralisée (5 min). Sécher avec N 2. </li></ol></li><li> Retirer le photorésist par immersion dans de l&#39;acétone. Rincer à l&#39;isopropanol (IPA), puis sécher avec N 2. </li><li> Passer plaquette dans un four à 1000 ° C avec une source de phosphore (N 2 flux de 30 à 45 min en fonction de la densité de dopage désiré). </li><li> Enlever la couche d&#39;oxyde contaminée avec de l&#39;acide HF dilué dans l&#39;eau (10: 1, 3-4 min, 40 nm / min de la vitesse de gravure à 30 ° C), rincer à l&#39;eau déminéralisée (10 min). </li><li> Oxyder comme dans 1.1.2. </li></ol></li><li> Oxyde de grille <ol><li> Répétez les étapes 1.2.1 et 1.2.2. </li><li> Placez plaquette dans un four dédié à 800 ° C et d&#39;oxyder dans les étapes comme suit: O 2 sec (10 min), dichloroethylene + O 2 (20 min), O 2 sec (10 à 30 min en fonction de l&#39;épaisseur désirée d&#39;oxyde), N 2 (15 min). </li></ol></li><li> Contacts ohmiques métallisation <ol><li> Répétez l&#39;étape 1.2.1. </li><li> Placez plaquette dans l&#39;évaporateur à faisceau d&#39;électrons. Évaporer 100 nm de l&#39;aluminium à 0,2-0,5 nm / s et 5 x 10 -6 Torr. </li><li> Faire tremper la plaquette en N-méthyl-2-pyrrolidone (NMP) sur plaque chauffante à 80 ° C pendant 1 heure pour enlever le métal. Utilisez agitation ultrasonique si nécessaire. Rincer à l&#39;IPA pendant 2 min. Sécher avec N 2. </li><li> Recuit dans la formation de gaz à 400 ° C pendant au moins 15 min. </li></ol></li></ol> 2. nanofabrication <ol><li> Wafer Dicing <ol><li> Spin toute résister sur la plaquette d&#39;agir comme revêtement de protection (type de paramètres de polymères et de filage ne sont pas pertinentes à ce stade). </li><li> Utilisez diamant pointe dicer pour couper la tranche en puces individuelles de ~ 10 x 2 mm 2. </li></ol></li><li>Nettoyage <ol><li> Faire tremper dans la NMP pendant 1 heure sur plaque chauffante à 80 ° C, puis rincer dans de l&#39;IPA pendant 2 min. Sécher avec N 2. </li><li> Effectuer gravure plasma O 2 pendant 5 min (puissance incidente = 50 W; la puissance réfléchie &lt;1 W). </li><li> Spin propre avec de l&#39;acétone et de l&#39;IPA (7500 rpm, 30 sec) </li></ol></li><li> marqueurs d&#39;alignement de motifs <ol><li> Spin polyméthacrylate de méthyle (PMMA 950k) A4 résist (5,000-7,500 rpm, 30 secondes en fonction de l&#39;épaisseur souhaitée). Épaisseur de travail typique ≈ 150-200 nm. Cuire la résine sur une plaque chauffante à 180 ° C pendant 90 sec. </li><li> Effectuer la lithographie par faisceau d&#39;électrons. Utiliser les conditions d&#39;écriture suivantes: l&#39;énergie du faisceau = 30 keV, courant de faisceau de 30 pA, dose de zone ≈ 500-650 uC / cm 2 en fonction de la taille des marqueurs et de résister à l&#39;épaisseur. </li><li> Développer le résister dans une solution de méthylisobutylcétone et de l&#39;IPA (1: 3) pour 40-60 sec, puis rincer dans de l&#39;IPA pendant 20 sec. Sécher avec N 2 pistolet. </li><li> Endroitla puce dans l&#39;évaporateur à faisceau d&#39;électrons. Évaporer 15 nm de Ti et 65 nm de Pt à 0,2-0,4 nm / s et 5 x 10 -6 Torr. </li><li> Soulevez le métal comme à l&#39;étape 1.4.3. </li><li> Clean puce comme dans les étapes 2.2.2-2.2.3. </li></ol></li><li> Porte motifs <ol><li> Spin résister en 2.3.1. </li><li> Effectuer la lithographie par faisceau d&#39;électrons. Utiliser les conditions d&#39;écriture suivantes pour les fonctions à haute résolution: l&#39;énergie du faisceau = 30 keV, courant de faisceau de 30 pA, dose de zone ≈ 500-700 uC / cm 2. Ecrire conditions pour les fonctions à faible résolution: l&#39;énergie du faisceau = 15 keV, courant de faisceau de 10 nA, dose de zone ≈ 400-600 uC / cm 2. </li><li> Développer la réserve comme dans 2.3.3. </li><li> Placez la puce dans l&#39;évaporateur thermique. Al s&#39;évaporer à 0,1-0,4 nm / s et 1-9 x 10 -6 mbar. l&#39;épaisseur de la cible varie en fonction du nombre de couches, comme représenté sur la figure 2B (25-35 nm pour la couche 1, de 45 à 65 nm pour la couche 2, de 75 à 90 nm pour Layer 3). </li><li> Soulevez le métal comme à l&#39;étape 1.4.3. </li><li> Effectuer Al oxydation sur une plaque de cuisson à 150 ° C pendant 5-10 min. </li><li> Clean puce à l&#39;étape 2.2.3. </li><li> Répétez les étapes 2.4.1-2.4.7 deux fois pour réaliser le 3-couche empilement de grille. </li></ol></li></ol> 3. Dispositif d&#39;emballage <ol><li> Chip Dice comme dans l&#39;étape 2.1 </li><li> Rincer les petites puces dans de l&#39;acétone et de l&#39;IPA résultant pendant 2 minutes. </li><li> Collez un morceau individuel à une carte de circuit imprimé (PCB) avec le PMMA A5. Attendre 2 min pour sécher. Sinon, pour améliorer la thermalisation, utilisez époxy d&#39;argent. </li><li> Chargez le PCB sur une colle de coin et de procéder au câblage. </li></ol> 4. Dispositif tests d&#39;intégrité <ol><li> Montez le PCB contenant le dispositif câblé sur une sonde d&#39;immersion. </li><li> Câbler les lignes électriques du PCB à ceux de la sonde d&#39;immersion. </li><li> Insérez la sonde dans un récipient contenant de l&#39;hélium liquide. Procéder lentement pour éviter excessive hélium bhuile-off. </li><li> Pour chaque porte de l&#39;appareil, connectez l&#39;électrode à température ambiante correspondante de la sonde à une unité source de mesure, tout en gardant les autres portes à la terre. Régler le courant de la conformité à quelques nA. Balayer la tension de zéro à 1,5 V par pas de 0,1 V, mesurer et enregistrer le courant. </li><li> Connecter chaque ligne de grille à une source de tension continue variable de batterie, la ligne de source pour le haut-source de tension en courant alternatif d&#39;un amplificateur lock-in, et la conduite d&#39;évacuation à l&#39;orifice de l&#39;amplificateur à verrouillage d&#39;entrée. </li><li> Mesurer la source-drain conductance pour différentes configurations de tension de grille (voir Figure 4). <ol><li> Globalement rampe jusqu&#39;à les tensions appliquées aux portes BL, BR, PL, SL et DL, en gardant C1 et C2 portes à la terre. Notez les caractéristiques de l&#39;appareil «Turn-sur». </li><li> Individuellement rampe en bas de chaque tension de grille et enregistrer les caractéristiques de pinch-off &#39;les portes. </li><li> Régler les tensions de grille pour définir électrostatique d&#39;un qudot antum en réglant les tensions sur BL et BR (PL, SL et DL) plus petit (plus) que le turn-on tensions. Enregistrer les caractéristiques de blocage de Coulomb. </li></ol></li></ol>

<ol>
	<li>Sze, S. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Physics of Semiconductor Devices. , 505-566 (1969).</li><li>Moore, G. E. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Cramming+More+Components+onto+Integrated+Circuits.">Cramming More Components onto Integrated Circuits.</a> Electronics. 38, 114-117 (1965).</li><li>Voisin, B., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Few-Electron+Edge-State+Quantum+Dots+in+a+Silicon+Nanowire+Field-Effect+Transistor.">Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor.</a> Nano Lett. 14 (4), 2094-2098 (2014).</li><li>Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Simulation+of+Instrinsic+Parameter+Fluctuations+in+Decananometer+and+Nanometer-Scale+MOSFETs.">Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs.</a> IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).</li><li>Zwanenburg, F. A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Silicon+Quantum+Electronics.">Silicon Quantum Electronics.</a> Rev. Mod. Phys. 85 (3), 961-1019 (2013).</li><li>Ladd, T. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Quantum+computers.">Quantum computers.</a> Nature. 464 (7285), 45-53 (2010).</li><li>Piquemal, F. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Genev&#232;s,+G.+for+a+direct+realization+of+the+quantum+metrological+triangle.">Genev&#232;s, G. for a direct realization of the quantum metrological triangle.</a> Metrologia. 37 (3), 207-211 (2000).</li><li>Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Gate-Defined+Quantum+Dots+in+Intrinsic+Silicon.">Gate-Defined Quantum Dots in Intrinsic Silicon.</a> Nano Lett. 7 (7), 2051-2055 (2007).</li><li>Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Tunable+aluminium-gated+single+electron+transistor+on+a+doped+silicon-on-insulator+etched+nanowire.">Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire.</a> Appl. Phys. Lett. 101 (10), 103504-103501 (2014).</li><li>Lim, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Observation+of+the+single-electron+regime+in+a+highly+tunable+silicon+quantum+dot.">Observation of the single-electron regime in a highly tunable silicon quantum dot.</a> Appl. Phys. Lett. 95 (24), 242102-242103 (2009).</li><li>Yang, C. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Spin-valley+lifetimes+in+silicon+quantum+dots+with+tunable+valley+splitting.">Spin-valley lifetimes in silicon quantum dots with tunable valley splitting.</a> Nat. Commun. 4 (2069), (2013).</li><li>Chan, K. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Single-electron+shuttle+based+on+a+silicon+quantum+dot.">Single-electron shuttle based on a silicon quantum dot.</a> Appl. Phys. Lett. 98 (21), 212103-212101 (2011).</li><li>Rossi, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=An+accurate+single-electron+pump+based+on+a+highly+tunable+silicon+quantum+dot.">An accurate single-electron pump based on a highly tunable silicon quantum dot.</a> Nano Lett. 14 (6), 3405-3411 (2014).</li><li>Pekola, J. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Single-electron+current+sources:+Toward+a+refined+definition+of+the+ampere.">Single-electron current sources: Toward a refined definition of the ampere.</a> Rev. Mod. Phys. 85 (4), 1421-1472 (2013).</li><li>Giblin, S. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Towards+a+quantum+representation+of+the+ampere+using+single+electron+pumps.">Towards a quantum representation of the ampere using single electron pumps.</a> Nat. Commun. 3, 930 (2012).</li><li>Kouwenhoven, L. P., Austing, D. G., Tarucha, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Few-electron+quantum+dots.">Few-electron quantum dots.</a> Rep. Prog. Phys. 64 (6), 701-736 (2001).</li><li>Veldhorst, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=An+addressable+quantum+dot+qubit+with+fault-tolerant+control+fidelity.">An addressable quantum dot qubit with fault-tolerant control fidelity.</a> Nat. Nanotech. 9 (12), 981-985 (2014).</li><li>Fujiwara, A., Nishiguchi, K., Ono, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Nanoampere+charge+pump+by+single-electron+ratchet+using+silicon+nanowire+metal-oxide-semiconductor+field-effect+transistor.">Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor.</a> Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).</li><li>Jehl, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Hybrid+Metal-Semiconductor+Electron+Pump+for+Quantum+Metrology.">Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology.</a> Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).</li><li>Tettamanzi, G. C., Wacquez, R., Rogge, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Charge+pumping+through+a+single+donor+atom.">Charge pumping through a single donor atom.</a> New J. Phys. 16 (6), 063036-1-063036-17 (2014).</li><li>Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Fabrication+and+Electrical+Characterization+of+Fully+CMOS-Compatible+Si+Single-Electron+Devices.">Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices.</a> IEEE Trans Electron Devices. 60 (1), 78-83 (2013).</li><li>Fletcher, J. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Stabilization+of+single-electron+pumps+by+high+magnetic+fields.">Stabilization of single-electron pumps by high magnetic fields.</a> Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).</li><li>Kataoka, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Tunable+Nonadiabatic+Excitation+in+a+Single-Electron+Quantum+Dot.">Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot.</a> Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).</li></ol>

Les auteurs ont rien à révéler.

Le protocole indiqué dans le présent document décrit les techniques pour fabriquer du silicium MOS QDs, ainsi que les procédures expérimentales pour tester leur intégrité fonctionnelle et les gérer comme des pompes à électron unique. Remarquablement, en adaptant la conception de grille, le même processus de fabrication peut être utilisé pour produire des dispositifs appropriés pour la lecture de bit quantique et de contrôle 17, ainsi que de pompage de charge 12,13. Nous notons que la plupart des paramètres du processus cités dans cet article peuvent varier selon les outils de fabrication utilisés (étalonnage, marque ou le modèle), ainsi que sur le type de substrat de silicium (épaisseur et la densité de dopage de fond). Des quantités telles que la dose d&#39;exposition de lithographie ou de temps de développement, de gravure ou de la durée d&#39;oxydation, doivent être soigneusement calibrés et testés pour assurer un rendement fiable. En outre, il est essentiel d&#39;éviter la contamination croisée résultant de l&#39;utilisation des mêmes outils de fabrication des différents processus. A cette fin, un certain nombre de critical étapes sont effectuées avec du matériel exclusivement dédiée au traitement de silicium tels que des évaporateurs de métaux, des fours à oxygène et des bains de HF. Plus généralement, le silicium attire un intérêt croissant en tant que matériau de choix pour réaliser des pompes de charge 18-20. Ceci est partiellement dû à la perspective attrayante de mettre en œuvre une nouvelle norme de courant électrique basé quantique en utilisant un procédé de silicium industrie compatible. Cela bénéficier de techniques d&#39;intégration bien établies et fiables pour l&#39;évolutivité, la parallélisation et les frais généraux de conduite. Surtout, un MOS complémentaire (CMOS) complet, dépourvu de métal traditionnel comme le matériau de grille, a montré fortement réduits fond fluctuations de charge dans les dispositifs à électron unique 21. Ces fluctuations peuvent être nocifs pour atteindre une précision métrologique. Le protocole décrit ici est limitée à la réalisation de nano-dispositifs MOS avec des portes en métal. Par conséquent, pour Achieve compatibilité industrielle complète et à réduire les fluctuations de charge, il serait nécessaire de modifier les techniques de dépôt de grille et utiliser du silicium polycristallin fortement dopé que le matériau de grille. En conclusion, les pompes MOS QD discutés ici ont récemment combiné l&#39;avantage technologique de silicium avec de très bonnes performances en termes de génération actuelle précise 13. Cette situation découle de la grande flexibilité du processus de conception et de fabrication qui permettent d&#39;empiler plusieurs couches de grille menant à un système compact et polyvalent. L&#39;accordabilité amende résultant du confinement électrostatique de la dot avec le potentiel de réduire les fluctuations de charge fond ouvre la voie pour surmonter les principaux défis observés dans d&#39;autres semi-conducteurs pompes 22,23.

Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology1 has been the key of this relentless technological progress2. In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO2 gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial3 . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling4.
Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin5. This has broadened its range of applicability to entirely new fields such as quantum computing6 and quantum electrical metrology7. Among other approaches5, the use of a multi-gate MOS technology8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level10. Unlike the conventional MOS process where just one gate per transistor is needed1, these QDs are defined via a three-layer stack of Al/AlyOx gates which are used to selectively accumulate electrons at the Si/SiO2 interface, as well as provide lateral and vertical confinement11.
Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) 14. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million15. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement13.
Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.

<table border="0" cellpadding="0" cellspacing="0">
	<tbody>
		<tr>
			<td>Silicon wafers</td>
			<td>TOPSIL</td>
			<td></td>
			<td>4 inch</td>
		</tr>
		<tr>
			<td>Electron-beam lithography machine</td>
			<td>Raith gmbh</td>
			<td></td>
			<td>Raith 150two</td>
		</tr>
		<tr>
			<td>E-beam resist&#160;</td>
			<td>MicroChem gmbh</td>
			<td></td>
			<td>PMMA</td>
		</tr>
		<tr>
			<td>Photoresist</td>
			<td>MicroChem gmbh</td>
			<td></td>
			<td>nLOF2020</td>
		</tr>
		<tr>
			<td>Mask aligner</td>
			<td>Quintel</td>
			<td></td>
			<td>Q6000</td>
		</tr>
		<tr>
			<td>Photoresist developer</td>
			<td>MicroChem gmbh</td>
			<td></td>
			<td>AZ826MIF</td>
		</tr>
	</tbody>
</table>

silicon metal-oxide-semiconductor quantum dots for single-electron pumping

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.

Watch this Scientific Journal Video about Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping at JoVE.com

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.

Silicium métal-oxyde-semiconducteur Quantum Dots pour le pompage mono-électronique

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

silicon-metal-oxide-semiconductor-quantum-dots-for-single-electron

Research

Education

JoVE Core

JoVE Journal

Electrical Engineering

Engineering

Unit 1

Basics of Semiconductors

SCIENTISTS IN ACTION

14.2K vues.  University of New South Wales. The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.