반도체 기술과 호환 저온 탄소 나노 튜브 수직 상호 연결의 제작

요약

A method for the growth of low temperature vertically-aligned carbon nanotubes, and the subsequent fabrication of vertical interconnect electrical test structures using semiconductor fabrication is presented.

초록

We demonstrate a method for the low temperature growth (350 °C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive thin-films. Due to the low growth temperature, the process allows integration with modern low-κ dielectrics and some flexible substrates. The process is compatible with standard semiconductor fabrication, and a method for the fabrication of electrical 4-point probe test structures for vertical interconnect test structures is presented. Using scanning electron microscopy the morphology of the CNT bundles is investigated, which demonstrates vertical alignment of the CNT and can be used to tune the CNT growth time. With Raman spectroscopy the crystallinity of the CNT is investigated. It was found that the CNT have many defects, due to the low growth temperature. The electrical current-voltage measurements of the test vertical interconnects displays a linear response, indicating good ohmic contact was achieved between the CNT bundle and the top and bottom metal electrodes. The obtained resistivities of the CNT bundle are among the average values in the literature, while a record-low CNT growth temperature was used.

서문

구리, 텅스텐, 현재 최첨단 매우-대규모 통합 (VLSI) 기술의 상호 연결에 사용되는 금속은 안정성과 전기 전도성 ^1의 관점에서 물리적 한계에 접근하고있다. 다운 스케일링 트랜지스터는 일반적으로 그들의 성능이 향상되지만, 실제로 저항 및 배선의 전류 밀도를 증가시킨다. 이것은 지연 및 전력 소비의 측면에서 ² 집적 회로 (IC)의 성능을 지배 상호 결과.

탄소 나노 튜브 (CNT)는 수직 상호 탄소 나노 튜브로 (비아) 쉽게 ³ 수직 성장하고 있습니다 특히 위해, Cu 및 W 금속에 대한 대안으로 제안되었다. CNT는 Cu를 ^4보다 1000 배 더 높은 전류 밀도를 최대 허용 우수한 전기적 안정성을 보여왔다. 또한, CNT가 표면 및 입자 경계 산란 겪지 않으며, 이는 R을 증가나노 미터 스케일 ^(5)에서 구리의 esistivity. 마지막으로, CNT는 VLSI 칩의 열 관리에 도움이 될 수있다 우수한 열 전도체 ⁽⁶⁾ 인 것으로 밝혀졌다.

VLSI 기술에 대한 CNT의 성공적인 통합 것이 대한 CNT 성장 프로세스가 반도체 제조 양립하는 것이 중요하다. 이는 물질 및 대규모 제조에 호환 및 확장 장치를 고려하여 CNT (<400 °의 C)의 저온 성장을 필요로한다. CNT 시험 비아의 많은 예들은 ^{7,8,9,10,11,12,13,14} 문헌에서 설명되었지만, 이들의 대부분은 오염 물질의 IC ^(15)를 제조하는 것으로 간주되는 철을 촉매로 사용한다. 게다가, 이러한 많은 작품에서 사용되는 성장 온도가 400 ° C의 상한보다 훨씬 높다. 바람직 CNT도 현대 저 κ 유전체 또는가요 성 통합을 허용하기 위해, 350 ° C 이하로 성장되어야기판.

여기에서 우리는 촉매 ^(16)로 공동을 사용하여 350 ℃의 낮은 온도에서 탄소 나노 튜브를 성장을위한 확장 가능한 방법을 제시한다. 이 방법은, 집적 회로에서 수직 배향 CNT 이루어진 다른 전기적 구조들을 제조하는 수퍼 커패시터 및 전계 방출 소자로 상호 연결 전극 이르기위한 관심사이다. 주석은 종종 사용 차단재 ⁷ 동안 공동 촉매 금속은 종종 실리사이드의 ^(17)의 제조를 위해 IC 제조에서 사용된다. 더욱이, 우리는 표준 반도체 제조 기술에서 사용 중에 CNT 시험 비아를 제조하기위한 프로세스를 보여준다. 이에 의해, CNT 시험 비아 전자 현미경 (SEM) 및 라만 분광법, 전기적 특성화를 스캔하여 검사, 제조된다.

프로토콜

주의 : 사용하기 전에 모든 관련 물질 안전 보건 자료 (MSDS)를 참조하시기 바랍니다. 이 제조 공정에서 사용되는 화학 물질 중 일부는 급성 독성 및 발암 성이다. 나노 물질은 대량의 대응에 비해 추가 위험이있을 수 있습니다. 공학적 관리 (흄 후드) 및 개인 보호 장비 (안전 안경, 장갑, 클린 룸 의류)의 사용을 포함, 장비, 화학 물질이나 나노 물질 작업을 할 때 모든 적절한 안전 방법을 사용하십시오.

리소그래피 1. 정렬 마커 정의

1. 하나 n 또는 p 형 도핑 단일 양면 연마 산업 등급의 Si (100) 웨이퍼로 시작합니다.
2. 코트 긍정적 인 포토 레지스트의 1.4 μm의와 웨이퍼. 적절한 속도 (3500 RPM)에서 냉각 판, 스핀 코팅에 웨이퍼를 냉각 한 다음, 포토 레지스트의 접착을 촉진하기 위해 130 ℃에서 90 초, 헥사 메틸 디 실라 잔 (HMDS) 처리를 수행하고, 90 초간 소프트 베이크T 95 ° C를.
3. 포토 리소그래피 마스크를 사용하여 노광 툴은 정렬 마커를 노출, 노광량 120 mJ의 / cm ^_2.
4. 하나의 웅덩이 개발 프로세스를 수행합니다. 레지스트가 경화 100 ℃에서 90 초간 현상하고 하드 베이크를 사용하여 60 초간 현상 한 다음 90 초 115 ° C의 노광 후 베이킹을 수행.
5. 레지스트의 개구부가 정확한 치수의 경우 검사 현미경을 사용합니다.
6. Si를 염소 플라즈마 에칭을 사용하여 120 nm의 에칭. 이 두께는이 작품에 사용되는 노광 장치의 자동 정렬 시스템을위한 좋은 대조를 제공합니다. 20/40 SCCM의 O ₂ / CF _4, 5 mTorr 이하, 정반 500분의 60 W / ICP RF 전력, _Cl2를 40분의 80 SCCM이어서 10 초 산화물 브레이크 스루 에칭 / HBr을 : 유도 결합 형 플라즈마 (ICP)를 사용하여 예를 들어 , 60 mTorr 이하, 5백분의 20 W 정반 / ICP RF 전력, 35 초 Si의 에칭.
7. 포토 레지스트 (1 kW 급, endpo 400 SCCM의 O _2를 제거하기 위해 산소 플라즈마 스트리퍼를 사용하여INT 검출 및 2 분 오버 에칭). 포토 레지스트는 아세톤과 같은 플라즈마 통상 용매에 의해 경화되기 때문에 사용될 수 없다.
8. 웨이퍼를 청소합니다. 물의 저항은 5 MΩ (유기 청소) 될 때까지 첫 번째 DI 물에 세척 한 다음 99 % HNO _3, 10 분 동안 넣어. 물의 비저항은 5 MΩ (깨끗한 금속) 될 때까지 110 ℃에서 65 % HNO _3에서 10 분간 웨이퍼이 깨끗하게 한 후, 탈 이온수로 린스 하였다. 웨이퍼를 건조 린서 드라이어를 사용합니다.

2. 아래 금속 및 층간 증착

1. 비아 시험 하부 금속층을 증착하기 위해 마그네트론 스퍼터링을 사용한다. Ti를 500nm의 주석을 50 nm의, 100 nm의 티를 세 금속층 스택에 증착 될 필요가있다. 제 Ti 층 스택의 저항을 감소시키는, 주석은 CNT 성장 실제 지지층이며, _SiO2의 층 ^(12)을 에칭 할 때 상단 TI는 플라즈마 손상에 대해 주석 보호하는 . TI는 350 ℃의 기판 온도에서 아르곤 플라즈마과 순수한 티타늄의 타겟을 이용하여 스퍼터링을 수행한다. 반응성 스퍼터링 TiN을 350 ℃의 기판 온도에서 다시, 아르곤 및 N _(2)의 조합을 사용한다.
2. 플라즈마 강화 화학 기상 증착 (PECVD)을 이용하여, _SiO2로 1 μm의 두께 층을 증착. 여기에 테트라 에틸 오르토 실리케이트 (TEOS)를 350 ℃의 온도에서 압반 전구체로서 사용된다.
   1. 적절한 도구를 사용하여 _SiO2로 층의 두께, 예를 들어 반사 또는 엘 립소 미터를 확인한다.
3. 코트 적절한 속도 (3500 RPM)에서 냉각 판, 스핀 코팅에 웨이퍼를 냉각 한 다음 130 ℃에서 90 초 HMDS 처리, 시작하여 포지티브 형 포토 레지스트의 1.4 μm의 가진 웨이퍼, 촉감 90 초 95 ℃에서 굽는다.
4. 포토 리소그래피 마스크 및 노광 툴을 사용하여, 나중에 그런가 _2t 안으로 에칭 될 개구부의 원하는 패턴을, 노광O 정렬 마커에 정렬 비아를 형성하고, 노광량 140 mJ의 / cm ^_2.
5. 100 ℃에서 90 초간 현상 및 하드 베이크를 사용하여 60 초간 현상 한 다음 90 초 115 ° C의 노광 후 베이크로 시작하는 하나의 퍼들 현상 공정을 수행한다.
6. 레지스트의 개구부가 올바른 치수 및 정렬 마커에 오버레이가 올바른지 경우 검사 현미경을 사용합니다.
7. 플라즈마에 _SiO2로 접촉 개구를 에칭. 예를 들어, C ₂ F ₆ 단자 플라즈마 에칭을 사용 / CHF ₃ 1백44분의 36 SCCM 180 mTorr 내지 300 W의 RF 전력에서. 필요한 경우, 시간의 5 % -10 %의 오버 에칭 최소화하기 위해 테스트 웨이퍼에 대한 식각 율 테스트를 수행.
   주 : TI는이 불소 화학 반응성 에칭에 저항하지만, 플라즈마에 장기간 노출 티 층의 물리적 에칭 발생합니다. TiN 층이 플라즈마에 노출되면이 부정적인 influen이있을 것이다CNT ^(12)의 성장에 CE. 이 구멍을 너무 많이 확대 될 것으로 제 4 부 문제에서 최고의 금속을, 습식 에칭을 사용하지 마십시오.
8. 60 초 동안 0.55 %의 HF 습식 에칭에 의해 희생 Ti 층을 제거합니다. 물 저항률까지 DI 물 린스 웨이퍼 에칭 후 5 MΩ이고 웨이퍼를 건조 린서 건조기를 사용한다.
   주 : TI는 금속성 회색 인 반면, Ti 층을 에칭하는 경우는, 점검 할 수 현미경을 사용하여, TiN 층은 금 갈색을 가질 것이다.

3. 촉매 증착 및 탄소 나노 튜브 성장

1. 전자빔 증착기를 이용하여 5 nm의 공동을 증발시켰다. 적어도 2 × 10 ^-6 Torr로 펌핑 다운 될 때까지, 임의의 수막을 제거하기 위해 증착 전에 진공 하에서 램프를 사용하여 60 ° C로 웨이퍼를 가열한다. 포토 레지스트 접촉 개구를 정의하는 데 사용은 _SiO2로에 접촉 개구에 촉매의 자기 정렬을 제공하기 위해 웨이퍼 상에 유지된다.
2. 풀다리프트 오프 (lift-off)에 의해 접촉 구멍 외부 공동. 공동 들어 그것은 테트라 하이드로 퓨란 (THF)이 낮은 온도에서 최적의 리프트 오프 결과와 성장을 제공 한 것으로 밝혀졌습니다. 이전 철 증발 후 리프트 오프 (lift-off)에 사용 된 N 개의 메틸 -2- 피 롤리 돈 (NMP)이, 손상 발견 공동 너무 정도로 모든 정렬 CNT의 성장을 방지 할 수있다. 35 ℃에서 THF와 초음파 조에서 15 분 동안 웨이퍼를 넣습니다. 5 분 동안 탈 이온수로 씻어 스피너 또는 질소 총을 사용하여 건조.
3. 현미경 아래에 웨이퍼를 검사하고 잔류 물에 저항을 확인합니다. 잔류 수동 잔류 물을 닦아 리프트 오프 (lift-off) 목적을위한 특별한 부드러운 면봉을 사용하여 선택적으로 THF에 이상 초음파 처리를 수행하고, 남아있는 경우.
4. 저압 화학 기상 증착 (LPCVD)을 이용하여 CNT의 성장을 수행한다. 50 SCCM의 C ₂ H _2를 추가하여 탄소 나노 튜브 성장에 이어 80 밀리바에서 700 SCCM H _2로 350 ℃에서 8 분 전 어닐링 : 다음과 같은 조리법을 사용합니다. 350 ° C에서, (60)성장의 분은 약 1 μm의 탄소 나노 튜브의를 제공합니다. 필요하면 조정하는 시험을 성장의 _SiO2 층과 동일한 두께이어야 높이를 수행한다. 원자로를 냉각 및 N _2를 사용하여 제거.
5. 또는 단면을 준비하여 45 ° 경사 아래 개구 내부 CNT의 높이를 검사하는 주사 전자 현미경을 사용한다.
6. CNT ^(18)의 결정 성을 결정하는 라만 분광법을 이용하여 시료를 검사한다.

4. 톱 사이드 금속 화

1. 최고 금속을 증착 마그네트론 스퍼터링을 사용합니다. TI는 CNT ^{(19)와 접촉하기위한} 양호한 금속이므로, 먼저 진공을 깨지 않고 알 (1 %의 Si) 2 ㎛의 Ti를이어서 100 nm의 스퍼터.
2. 코팅 3,000 rpm에서 콜드 플레이트, 스핀 코팅에 웨이퍼를 냉각 한 다음 130 ℃에서 90 초 HMDS 처리로 시작 높은 점도와 포지티브 형 포토 레지스트의 3.1 μm의, 및 90 초간 소프트 베이크시와 웨이퍼 (95)기음.
3. 포토 리소그래피 마스크 및 노광 툴을 사용하여 정렬 마커에 정렬 상부 금속 패턴, 노광량 420 mJ의 / cm ^2, -1의 초점을 노출.
4. 하나의 웅덩이 개발 프로세스를 수행합니다. 이것은 100 ℃에서 개발자 90 초 하드 베이크를 사용하여 60 초 개발 한 다음, 90 초 115 ° C의 노출 후 베이킹을 시작합니다.
5. 레지스트의 라인이 올바른 치수 및 마커 오버레이가 올바른지 경우 검사 현미경을 사용합니다.
6. 염소 플라즈마 에칭을 이용하여 티타늄 / 알루미늄 스택을 에칭. 유도 결합 형 플라즈마를 사용하는 예를 들어 : 30/40 SCCM CL ₂ / HBr을, 5 mTorr 이하, 종말점 검출하고, 80 %의 오버 에칭으로 압반 5백분의 40 W / ICP RF 전력은 15/30 SCCM CL ₂ / HBr로를 사용.
7. 포토 레지스트 (1 킬로와트, 종말점 검출하고 2 분 과식 400 SCCM의 O _2)를 제거하기 위해 산소 플라즈마를 사용하여 스트리퍼. 금속 따르면이 완료되지 않은 경우 (즉, 핀홀 주위에 존재CNT)는 CNT에 플라즈마 손상을 방지하기 위해 포토 레지스트를 제거하기 위해, 유기 용매 (예를 들면, NMP)을 사용한다.
8. 웨이퍼를 청소합니다. 물의 비저항은 5 MΩ (유기 청소) 될 때까지 탈 이온수로 세척 한 다음 99 % HNO _3, 10 분 동안 넣어. 웨이퍼를 건조 린서 드라이어를 사용합니다.

5. 측정

1. 웨이퍼의 상부 금속 화를 확인하기 위해 제조업 자의 지시에 따라 주 사형 전자 현미경을 사용한다.
   주 :.도 3에 도시 된 바와 같이, 웨이퍼는 기계적 이미지 결과 90 ° 샘플 기울기를 사용을 통해 완전한 CNT를 확인하기 위해서 절단 될 수있는 필요하다면 시료를 도전대로 추가적인 처리 단계를 사용하지 않는 것으로하고 샘플은 직접 SEM에 장착 될 수있다. 일반적으로, 15 또는 20 kV의 높은 가속 전압이 사용될 수 있지만, 경우의 _SiO2 층이 너무 많이 감소시킬 수 t를 충전되고5 kV의를 오.
2. 4- 포인트를 수행하고도 1에 Vollebregt 외. ^(16)에 기재된 반도체 파라미터 분석기와 결합 프로브 스테이션을 사용하여 프로브 IV 측정.
   참고 : 상호 연결을 통해 잠재적 인 드롭이 이상적으로 작은로서 일반적으로 -0.5 V 0.5에서 전압 스윕은 충분하다. 4- 포인트 프로브 설정을 이용하여 프로브 침과 설치의 와이어 저항의 접촉 저항을 생략한다.

결과

이 연구에서 사용 된 측정 구조의 설계는도 1에서 발견 될 수있다. 탐침 및 와이어 저항을 회피 한, CNT 다발 저항과 금속 CNT의 접촉 저항의 측정이 정확하게 판정 될 수있는 구조를 채용함으로써. 다발의 저항은 CNT 다발의 품질과 밀도를 측정한다. 상이한 길이의 접촉 저항 번들을 결정하기 위하여 측정한다.

45 ° 기울기에서 금속 화 전에 위쪽에서 찍은 60 분 동안...

토론

도 1은 본 연구에서 제작 한 구조물의 개략도를 표시하고, 이는 4 점 탐침 측정에 사용 하였다. 전위가 전류를 운반하지 프로브에 의해 측정 된 바와 같이, 중앙 CNT 다발과 금속과의 접촉을 통해 정확한 전위 강하 (V _H 종의 -V _L)를 측정 할 수있다. 더 큰 직경의 CNT 번들 강제 전류 프로브의 전체 저항을 감소시키고 중앙 CNT 다발 위에 전위 강하를 최대화하기 위해, 접촉 ?...

자료

Name	Company	Catalog Number	Comments
Si (100) wafer 4"	International Wafer Service		Resisitivity: 2-5 mΩ-cm, thickness: 525 µm
Ti-sputter target (99.995% purity)	Praxair
Al (1% Si)-sputter target (99.999% purity)	Praxair
Co (99.95% purity)	Kurt J. Lesker
SPR3012 positive photoresist	Dow Electronic Materials
MF-322 developer	Dow Electronic Materials
HNO3 (99.9%)	KMG Ultra Pure Chemicals
HNO3 (69.5%)	KMG Ultra Pure Chemicals
HF 0.55%	Honeywell
Tetrahydrofuran	JT Baker
Acetone	Sigma-Aldrich
ECI3027 positive photoresist	AZ
Tetraethyl orthosilicate (TEOS)	Praxair
N2 (99.9990%)	Praxair
O2 (99.9999%)	Praxair
CF4 (99.9970%)	Praxair
Cl2 (99.9900%)	Praxair
HBr (99.9950%)	Praxair
Ar (99.9990%)	Praxair
C2F6 (99.9990%)	Praxair
CHF3 (99.9950%)	Praxair
H2 (99.9950%)	Praxair
C2H2 (99.6000%)	Praxair
EVG 120 coater/developer	EVG
ASML PAS5500/80 waferstepper	ASML
SPTS Ωmega 201 plasma etcher	SPTS		Used for Si and metal etching
SPTS Σigma sputter coater	SPTS
Novellus Concept One PECVD	LAM
Drytek 384T plasma etcher	LAM		Used for oxide etching
CHA Solution e-beam evaporator	CHA
AIXTRON BlackMagic Pro CVD tool	AIXTRON		Carbon nanotube growth
Philips XL50 scanning electron microscope	FEI
Tepla 300	PVA TePla		Resist plasma stripper
Avenger rinser dryer	Microporcess Technologies
Leitz MPV-SP reflecometer	Leitz
Renishaw inVia Raman spectroscope	Renishaw
Agilent 4156C parameter spectrum analyzer	Agilent
Cascade Microtech probe station	Cascade Microtech